

带集成收发器的外部CAN FD控制器

一般特性

- 带集成CAN FD收发器和串行外设接口（Serial Peripheral Interface, SPI）的外部CAN FD控制器
- 最高1 Mbps的仲裁比特率
- 最高5 Mbps的数据比特率
- CAN FD控制器模式
 - CAN 2.0B和CAN FD混合模式
 - CAN 2.0B模式
- 完全符合ISO 11898-1:2015、ISO 11898-2: 2016和SAE J2962-2标准
- 温度范围：
 - 扩展级（E）：-40°C至+125°C
 - 高温（H）：-40°C至+150°C
- 符合ISO 26262功能安全标准
- 低电磁辐射（Electromagnetic Emission, EME）和高电磁抗扰度（Electromagnetic Immunity, EMI）
- 符合AEC-Q100和AEC-Q006要求
- 封装：SSOP28（潮湿敏感度2级）

CAN FD控制器特性

报文FIFO

- 31个FIFO，可配置为发送或接收FIFO
- 1个发送队列（Transmit Queue, TXQ）
- 带32位时间戳的发送事件FIFO（Transmit Event FIFO, TEF）

报文发送

- 报文发送优先级：
 - 基于优先级位域
 - 使用发送队列（Transmit Queue, TXQ）先发送ID最小的报文
- 可编程自动重发尝试：不限次数、3次尝试或禁止尝试

报文接收

- 32个灵活的过滤器和屏蔽器对象
- 每个对象均可配置为过滤：
 - 标准ID + 前18个数据位或
 - 扩展ID
- 32位时间戳

特殊功能

- VDD：2.7V至5.5V
- 工作电流：最大20 mA（5.5V，40 MHz CAN时钟）

- 休眠电流：15 μ A（典型值）
- 低功耗模式电流：最大10 μ A（-40°C至+150°C）
- 报文对象位于RAM中：2 KB
- 最多3个可配置中断引脚
- 总线健康状况诊断和错误计数器
- 收发器待机控制
- 帧起始引脚，用于指示总线上报文的开头

振荡器选项

- 40、20或4 MHz晶振或陶瓷谐振器；外部时钟输入
- 带预分频器的时钟输出

SPI接口

- 最高20 MHz SPI时钟速度
- 支持SPI模式0, 0和1, 1
- 寄存器和位域的排列方式便于通过SPI高效访问

安全关键型系统

- 带CRC的SPI命令，用于检测SPI接口上的噪声
- 受纠错码（Error Correction Code, ECC）保护的RAM

其他特性


- GPIO引脚： $\overline{\text{INT0}}$ 和 $\overline{\text{INT1}}$ 可配置为通用I/O
- 漏极开路输出： TXCAN 、 $\overline{\text{INT}}$ 、 $\overline{\text{INT0}}$ 和 $\overline{\text{INT1}}$ 引脚可配置为推/挽或漏极开路输出

CAN FD收发器特性

- 具有宽共模范围的差分接收器
- 通过CAN总线实现远程唤醒功能——ISO 11898-2: 2016中指定的唤醒模式（Wake-Up on Pattern, WUP），3.8 μ s活动滤波时间
- 在所有电源条件下的功能行为均可预测：
- 收发器在未通电时脱离总线
- RXD隐性钳位检测
- 总线引脚具有较高的静电放电（Electrostatic Discharge, ESD）处理能力
- 在汽车环境下对总线引脚进行瞬态保护

MCP251863

- 发送数据 (Transmit Data, TXD) 显性超时功能
- VCC 和 VIO 引脚欠压检测
- CANH/CANL 具有短路和过热保护
- 最大待机电流低至 12 μ A
- 符合 OEM “Hardware Requirements for LIN, CAN and FlexRay Interfaces in Automotive Applications, Rev. 1.3”



1.0 器件概述

MCP251863 器件是一款带集成收发器（ATA6563）的 CAN FD 控制器（MCP2518FD），经济高效，外形小巧，并且可以通过 SPI 接口轻松添加到单片机中。CAN FD 通道可以轻松添加到缺少 CAN FD 外设或者没有足够 CAN FD 通道的单片机中。

MCP251863 支持 ISO 11898-1:2015 中规定的经典格式（CAN2.0B）和 CAN 灵活数据速率（CAN FD）格式的 CAN 帧。

集成收发器是一款符合 ISO 11898-2:2016 和 SAE J2962-2 CAN 标准的高速 CAN FD 收发器。它具有极低的待机模式电流消耗，并支持通过 CAN 总线实现唤醒功能。

1.1 框图


图 1-1 给出了 MCP251863 器件的框图。MCP251863 包含以下主要模块：

- CAN FD 控制器模块实现了 CAN FD 协议并包含 FIFO 和过滤器。
- SPI 接口用于通过访问特殊功能寄存器（Special Function Register, SFR）和 RAM 来控制器件。
- RAM 控制器仲裁 SPI 与 CAN FD 控制器模块之间的 RAM 访问。
- 报文 RAM 用于存储报文对象的数据。
- 振荡器产生 CAN 时钟。
- 内部 LDO 和 POR 电路。
- I/O 控制。
- CAN FD 收发器

注 1： 本数据手册总结了 MCP251863 器件的特性。但是不应把本手册当作详尽的参考资料来使用。如需了解本数据手册的补充信息，请参见“MCP25xxFD 系列参考手册”（FRM）的相关章节。

MCP251863

图1-1: MCP251863框图



注 1: NSIL 并非该器件外部提供的信号, 而是拉至VIO。

1.2 引脚分配说明

表 1-1 说明了引脚的功能。

表 1-1: MCP251863 标准引脚排列方式

引脚名称	SSOP	引脚类型	说明
TXCAN	15	O	CAN FD 控制器的发送输出
RXCAN	16	I	CAN FD 控制器的接收输入
CLKO/SOF	18	O	时钟输出/测试输出
nINT	19	O	中断输出
OSC2	20	O	外部振荡器输出
OSC1	21	I	外部振荡器输入
VSS	22	电源	地
nINT1/GPIO1	6	I/O	中断输出/GPIO
nINT0/GPIO0/ XSTBY	7	I/O	中断输出/GPIO/ 收发器待机
SCK	9	I	SPI 时钟输入
SDI	10	I	SPI 数据输入
SDO	11	O	SPI 数据输出
nCS	13	I	SPI 片选输入
VDD	14	电源	控制器——正电源
TXD	23	I	发送数据输入
GND	24	电源	地
VCC	25	电源	收发器——正电源
RXD	28	O	接收数据输出
VIO	1	电源	收发器——数字 I/O 电源
CANL	3	I/O	CAN 低位电压
CANH	4	I/O	CAN 高位电压
STBY	5	I	待机模式
NC	2	NC	无连接
NC	8	NC	无连接
NC	12	NC	无连接
NC	17	NC	无连接
NC	26	NC	无连接
NC	27	NC	无连接

图注: I: 输入, O: 输出, I/O 输入/输出

MCP251863

1.3 典型应用

图1-2给出了MCP251863器件的典型应用示例。在本示例中，单片机的工作电压为3.3V。

MCP251863器件可直接连接到工作电压为2.7V至5.5V的单片机。将MCP251863的VDD和VIO与单片机连接时，无需外部电平转换器。


CAN FD收发器的VCC连接至5V。

SPI接口用于配置和控制CAN FD控制器。

MCP251863器件使用 $\overline{\text{INT}}$ 、 $\overline{\text{INT0}}$ 和 $\overline{\text{INT1}}$ 向单片机发送中断信号。中断需要由单片机通过SPI清除。


CLKO引脚为单片机提供时钟。

图1-2: MCP251863与3.3V单片机接口



注： 有关示例电容值，请参见FRM。

图1-3: MCP251863与5V单片机接口



注： 有关示例电容值，请参见FRM。

MCP251863

2.0 工作模式

2.1 CAN FD 控制器的工作模式

CAN FD 控制器模块有多种模式：

- 配置
- 正常 CAN FD
- 正常 CAN 2.0
- 休眠（正常休眠模式和低功耗模式）
- 仅监听
- 受限工作
- 内部和外部环回模式

工作模式通过 CiCON 寄存器中的 REQOP[2:0] 位选择（见寄存器 4-7：“CiCON —— CAN 控制寄存器”）

切换模式时，在所有等待发送的报文发送完成前，模式不会发生实际变化。请求的模式必须通过读取 CiCON 寄存器中的 OPMOD[2:0] 位来验证。

有关工作模式的详细说明，请参见 FRM。

处于休眠模式时，MCP251863 将停止其内部振荡器。当总线发生活动时或单片机通过 SPI 接口将 OSCDIS 清零时，将唤醒 MCP251863。CiINT 寄存器中的 WAKIF 位将“产生”唤醒事件（CiINT 寄存器中的 WAKIE 位也必须置 1 以便产生唤醒中断）。

CAN FD 收发器必须处于待机模式，以便利用收发器的低待机电流。唤醒单片机后，必须通过待机引脚使收发器返回正常模式。

CAN FD 控制器还支持 LP 模式。有关进入和退出 LPM 模式的详细说明，请参见 FRM。

2.2 CAN FD 收发器的工作模式

CAN FD 收发器支持两种工作模式，即待机模式和正常模式，具体通过待机引脚来选择。有关详细说明，请参见第 8.1 节“收发器的工作模式”。

2.3 正常模式

正常模式是 MCP251863 的标准工作模式。在此模式下，器件将主动监视所有总线报文并生成应答位和错误帧等。只有在正常模式下，MCP251863 才能在 CAN 总线上传输帧。

CAN FD 控制器必须处于正常 CAN FD 或正常 CAN 2.0 模式。收发器必须处于正常模式。

2.4 休眠模式/待机模式

CAN FD 控制器具有两种内部休眠模式，用于最大程度降低器件的电流消耗。即使 MCP251863 处于休眠模式，SPI 接口仍保持正常的读操作，以允许访问所有寄存器。

休眠模式通过 CiCON 寄存器中的 REQOPx 位选择。CiCON 寄存器中的 OPMODx 位指示工作模式。将 SLEEP 命令发送到 MCP251863 后，应读取 OSC 寄存器中的 OSCDIS 位。MCP251863 将保持工作状态，直至 OSCDIS 位指示器件已经进入休眠模式，才真正处于休眠模式。

3.0 CAN FD 控制器模块

图3-1 给出了 CAN FD 控制器模块的主模块:

- CAN FD 比特流处理器 (Bit Stream Processor, BSP) 实现了 ISO 11898-1:2015 中说明的 CAN FD 协议介质访问控制。它可以对比特流进行序列化和反序列化处理、对 CAN FD 帧进行编码和解码、管理介质访问、应答帧以及检测错误和发送错误信号。
- TX 处理程序优先处理发送 FIFO 请求发送的报文。该处理程序通过 RAM 接口从 RAM 中获取发送数据并将其提供给 BSP 进行发送。
- BSP 向 RX 处理程序提供接收到的报文。RX 处理程序使用接收过滤器过滤存储在接收 FIFO 中的报文。该处理程序通过 RAM 接口将接收到的数据存储在 RAM 中。

- 每个 FIFO 都可以配置为发送或接收 FIFO。FIFO 控制功能持续跟踪 FIFO 头部和尾部，并计算用户地址。在 TX FIFO 中，用户地址指向 RAM 中用于存储下一个发送报文数据的地址。在 RX FIFO 中，用户地址指向 RAM 中用于存储即将读取的下一个接收报文数据的地址。用户通过递增 FIFO 的头部/尾部来通知 FIFO 已向 RAM 写入报文或已从 RAM 读取报文。
- 发送队列 (TXQ) 是一个特殊的发送 FIFO，它根据队列中存储的报文的 ID 发送报文。
- 发送事件 FIFO (TEF) 存储所发送报文的报文 ID。
- 自由运行的时基计数器用于为接收的报文添加时间戳。TEF 中的报文也可以添加时间戳。
- CAN FD 控制器模块在接收到新的报文时或在成功发送报文时产生中断。
- SFR 用于控制和读取 CAN FD 控制器模块的状态。

注 1: 本数据手册总结了 CAN FD 控制器模块的特性。但是不应把本手册当作详尽的参考资料来使用。如需了解本数据手册的补充信息，请参见“MCP25xxFD 系列参考手册”的相关章节。

图3-1: CAN FD 控制器模块框图



MCP251863

4.0 存储器构成

图4-1给出了存储器的主要分段及其地址范围：

- MCP251863特殊功能寄存器
- CAN FD控制器模块 SFR
- 报文存储器（RAM）

SFR的宽度为32位。LSB位于低地址，例如，C1CON的LSB位于地址0x000处，而其MSB位于地址0x003处。

表4-1列出了MCP251863特定的寄存器。第一列包含SFR的地址。

表4-2列出了CAN FD控制器模块的寄存器。第一列包含SFR的地址。

图4-1: 存储器映射




表4-1: MCP251863 寄存器汇总

地址	名称	Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0		
E03 E02 E01 E00 ⁽¹⁾	OSC	31:24	—	—	—	—	—	—	—		
		23:16	—	—	—	—	—	—	—		
		15:8	—	—	—	SCLKRDY	—	OSCRDY	—	PLLRDY	
		7:0	—	CLKODIV[1:0]		SCLKDIV	LPMEN	OSCDIS	—	PLLEN	
E04	IOCON	31:24	—	INTOD	SOF	TXCANOD	—	—	PM1	PM0	
		23:16	—	—	—	—	—	—	GPIO1	GPIO0	
		15:8	—	—	—	—	—	—	LAT1	LAT0	
		7:0	—	XSTBYEN	—	—	—	—	TRIS1	TRIS0	
E08	CRC	31:24	—	—	—	—	—	—	FERRIE	CRCERRIE	
		23:16	—	—	—	—	—	—	FERRIF	CRCERRIF	
		15:8	CRC[15:8]								
		7:0	CRC[7:0]								
E0C	ECCCON	31:24	—	—	—	—	—	—	—	—	
		23:16	—	—	—	—	—	—	—	—	
		15:8	—	PARITY[6:0]							
		7:0	—	—	—	—	—	—	DEDIE	SECIE	ECCEN
E10	ECCSTAT	31:24	—	—	—	—	ERRADDR[11:8]				
		23:16	ERRADDR[7:0]								
		15:8	—	—	—	—	—	—	—	—	
		7:0	—	—	—	—	—	—	DEDIF	SECIF	—
E14	DEVID	31:24	—	—	—	—	—	—	—		
		23:16	—	—	—	—	—	—	—		
		15:8	—	—	—	—	—	—	—		
		7:0	ID[3:0]				REV[3:0]				

注 1: 32位寄存器的低字节位于低地址。

2: 必须使用单数据字节 SFR WRITE 指令写入 IOCON 寄存器中的位域。

MCP251863

表4-2: CAN FD控制器模块寄存器汇总

地址	名称	Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0		
03 02 01 0(1)	C1CON	31:24	TXBWS[3:0]			ABAT	REQOP[2:0]				
		23:16	OPMOD[2:0]		TXQEN	STEF	SERR2LOM	ESIGM	RTXAT		
		15:8	—	—	—	BRSDIS	BUSY	WFT[1:0]		WAKFIL	
		7:0	—	PXEDIS	ISOCRCEN	DNCNT[4:0]					
04	C1NBTCFG	31:24	BRP[7:0]								
		23:16	TSEG1[7:0]								
		15:8	—	TSEG2[6:0]							
		7:0	—	SJW[6:0]							
08	C1DBTCFG	31:24	BRP[7:0]								
		23:16	—	—	—	TSEG1[4:0]					
		15:8	—	—	—	—	TSEG2[3:0]				
		7:0	—	—	—	—	SJW[3:0]				
0C	C1TDC	31:24	—	—	—	—	—	—	EDGFLTEN	SID11EN	
		23:16	—	—	—	—	—	—	TDCMOD[1:0]		
		15:8	—	—	TDCO[5:0]						
		7:0	—	—	TDCV[5:0]						
10	C1TBC	31:24	TBC[31:24]								
		23:16	TBC[23:16]								
		15:8	TBC[15:8]								
		7:0	TBC[7:0]								
14	C1TSCON	31:24	—	—	—	—	—	—	—	—	
		23:16	—	—	—	—	—	—	TSRES	TSEOF	TBCEN
		15:8	—	—	—	—	—	—	TBCPRE[9:8]		
		7:0	TBCPRE[7:0]								
18	C1VEC	31:24	—	RXCODE[6:0]							
		23:16	—	TXCODE[6:0]							
		15:8	—	—	—	FILHIT[4:0]					
		7:0	—	ICODE[6:0]							
1C	C1INT	31:24	IVMIE	WAKIE	CERRIE	SERRIE	RXOVIE	TXATIE	SPICRCIE	ECCIE	
		23:16	—	—	—	TEFIE	MODIE	TBCIE	RXIE	TXIE	
		15:8	IVMIF	WAKIF	CERRIF	SERRIF	RXOVIF	TXATIF	SPICRCIF	ECCIF	
		7:0	—	—	—	TEFIF	MODIF	TBCIF	RXIF	TXIF	
20	C1RXIF	31:24	RFIF[31:24]								
		23:16	RFIF[23:16]								
		15:8	RFIF[15:8]								
		7:0	RFIF[7:1]							—	
24	C1TXIF	31:24	TFIF[31:24]								
		23:16	TFIF[23:16]								
		15:8	TFIF[15:8]								
		7:0	TFIF[7:0]								
28	C1RXOVIF	31:24	RFOVIF[31:24]								
		23:16	RFOVIF[23:16]								
		15:8	RFOVIF[15:8]								
		7:0	RFOVIF[7:1]							—	
2C	C1TXATIF	31:24	TFATIF[31:24]								
		23:16	TFATIF[23:16]								
		15:8	TFATIF[15:8]								
		7:0	TFATIF[7:0]								

注 1: 32位寄存器的低字节位于低地址。

2: 保留寄存器读为0。

表4-2: CAN FD控制器模块寄存器汇总 (续)

地址	名称	Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0		
30	C1TXREQ	31:24	TXREQ[31:24]								
		23:16	TXREQ[23:16]								
		15:8	TXREQ[15:8]								
		7:0	TXREQ[7:0]								
34	C1TREC	31:24	—	—	—	—	—	—	—	—	
		23:16	—	—	TXBO	TXBP	RXBP	TXWARN	RXWARN	EWARN	
		15:8	TEC[7:0]								
		7:0	REC[7:0]								
38	C1BDIAG0	31:24	DTERRCNT[7:0]								
		23:16	DRERRCNT[7:0]								
		15:8	NTERRCNT[7:0]								
		7:0	NRERRCNT[7:0]								
3C	C1BDIAG1	31:24	DLCMM	ESI	DCRCERR	DSTUFERR	DFORMERR	—	DBIT1ERR	DBIT0ERR	
		23:16	TXBOERR	—	NRCRCERR	NSTUFERR	NFORMERR	NACKERR	NBIT1ERR	NBIT0ERR	
		15:8	EFMSGCNT[15:8]								
		7:0	EFMSGCNT[7:0]								
40	C1TEFCON	31:24	—	—	—	FSIZE[4:0]					
		23:16	—	—	—	—	—	—	—	—	
		15:8	—	—	—	—	—	FRESET	—	UINC	
		7:0	—	—	TEFTSEN	—	TEFOVIE	TEFFIE	TEFHIE	TEFNEIE	
44	C1TEFSTA	31:24	—	—	—	—	—	—	—	—	
		23:16	—	—	—	—	—	—	—	—	
		15:8	—	—	—	—	—	—	—	—	
		7:0	—	—	—	—	TEFOVIF	TEFFIF	TEFHIF	TEFNEIF	
48	C1TEFUA	31:24	TEFUA[31:24]								
		23:16	TEFUA[23:16]								
		15:8	TEFUA[15:8]								
		7:0	TEFUA[7:0]								
4C	保留 ⁽²⁾	31:24	保留[31:24]								
		23:16	保留[23:16]								
		15:8	保留[15:8]								
		7:0	保留[7:0]								
50	C1TXQCON	31:24	PLSIZE[2:0]				FSIZE[4:0]				
		23:16	—	TXAT[1:0]			TXPRI[4:0]				
		15:8	—	—	—	—	—	FRESET	TXREQ	UINC	
		7:0	TXEN	—	—	TXATIE	—	TXQEIE	—	TXQNie	
54	C1TXQSTA	31:24	—	—	—	—	—	—	—	—	
		23:16	—	—	—	—	—	—	—	—	
		15:8	—	—	—	TXQCI[4:0]					
		7:0	TXABT	TXLARb	TXERR	TXATIF	—	TXQEIF	—	TXQNIIF	
58	C1TXQUA	31:24	TXQUA[31:24]								
		23:16	TXQUA[23:16]								
		15:8	TXQUA[15:8]								
		7:0	TXQUA[7:0]								

注 1: 32位寄存器的低字节位于低地址。

2: 保留寄存器读为0。

MCP251863

表4-2: CAN FD 控制器模块寄存器汇总 (续)

地址	名称	Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0		
5C	C1FIFOCON1	31:24	PLSIZE[2:0]			FSIZE[4:0]					
		23:16	—	TXAT[1:0]			TXPRI[4:0]				
		15:8	—	—	—	—	—	FRESET	TXREQ	UINC	
		7:0	TXEN	RTREN	RXTSEN	TXATIE	RXOVIE	TFERFFIE	TFHRFHIE	TFNRFNIE	
60	C1FIFOSTA1	31:24	—	—	—	—	—	—	—		
		23:16	—	—	—	—	—	—	—		
		15:8	—	—	—	FIFOC[4:0]					
		7:0	TXABT	TXLARB	TXERR	TXATIF	RXOVIF	TFERFFIF	TFHRFHIF	TFNRFNIF	
64	C1FIFOUA1	31:24	FIFOUA[31:24]								
		23:16	FIFOUA[23:16]								
		15:8	FIFOUA[15:8]								
		7:0	FIFOUA[7:0]								
68	C1FIFOCON2	31:0	与C1FIFOCON1相同								
6C	C1FIFOSTA2	31:0	与C1FIFOSTA1相同								
70	C1FIFOUA2	31:0	与C1FIFOUA1相同								
74	C1FIFOCON3	31:0	与C1FIFOCON1相同								
78	C1FIFOSTA3	31:0	与C1FIFOSTA1相同								
7C	C1FIFOUA3	31:0	与C1FIFOUA1相同								
80	C1FIFOCON4	31:0	与C1FIFOCON1相同								
84	C1FIFOSTA4	31:0	与C1FIFOSTA1相同								
88	C1FIFOUA4	31:0	与C1FIFOUA1相同								
8C	C1FIFOCON5	31:0	与C1FIFOCON1相同								
90	C1FIFOSTA5	31:0	与C1FIFOSTA1相同								
94	C1FIFOUA5	31:0	与C1FIFOUA1相同								
98	C1FIFOCON6	31:0	与C1FIFOCON1相同								
9C	C1FIFOSTA6	31:0	与C1FIFOSTA1相同								
A0	C1FIFOUA6	31:0	与C1FIFOUA1相同								
A4	C1FIFOCON7	31:0	与C1FIFOCON1相同								
A8	C1FIFOSTA7	31:0	与C1FIFOSTA1相同								
AC	C1FIFOUA7	31:0	与C1FIFOUA1相同								
B0	C1FIFOCON8	31:0	与C1FIFOCON1相同								
B4	C1FIFOSTA8	31:0	与C1FIFOSTA1相同								
B8	C1FIFOUA8	31:0	与C1FIFOUA1相同								
BC	C1FIFOCON9	31:0	与C1FIFOCON1相同								
C0	C1FIFOSTA9	31:0	与C1FIFOSTA1相同								
C4	C1FIFOUA9	31:0	与C1FIFOUA1相同								
C8	C1FIFOCON10	31:0	与C1FIFOCON1相同								
CC	C1FIFOSTA10	31:0	与C1FIFOSTA1相同								
D0	C1FIFOUA10	31:0	与C1FIFOUA1相同								
D4	C1FIFOCON11	31:0	与C1FIFOCON1相同								
D8	C1FIFOSTA11	31:0	与C1FIFOSTA1相同								
DC	C1FIFOUA11	31:0	与C1FIFOUA1相同								
E0	C1FIFOCON12	31:0	与C1FIFOCON1相同								
E4	C1FIFOSTA12	31:0	与C1FIFOSTA1相同								
E8	C1FIFOUA12	31:0	与C1FIFOUA1相同								
EC	C1FIFOCON13	31:0	与C1FIFOCON1相同								
F0	C1FIFOSTA13	31:0	与C1FIFOSTA1相同								
F4	C1FIFOUA13	31:0	与C1FIFOUA1相同								
F8	C1FIFOCON14	31:0	与C1FIFOCON1相同								
FC	C1FIFOSTA14	31:0	与C1FIFOSTA1相同								
100	C1FIFOUA14	31:0	与C1FIFOUA1相同								

注 1: 32位寄存器的低字节位于低地址。

2: 保留寄存器读为0。

表4-2: CAN FD控制器模块寄存器汇总 (续)

地址	名称	Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0
104	C1FIFOCON15	31:0							与C1FIFOCON1相同
108	C1FIFOSTA15	31:0							与C1FIFOSTA1相同
10C	C1FIFOUA15	31:0							与C1FIFOUA1相同
110	C1FIFOCON16	31:0							与C1FIFOCON1相同
114	C1FIFOSTA16	31:0							与C1FIFOSTA1相同
118	C1FIFOUA16	31:0							与C1FIFOUA1相同
11C	C1FIFOCON17	31:0							与C1FIFOCON1相同
120	C1FIFOSTA17	31:0							与C1FIFOSTA1相同
124	C1FIFOUA17	31:0							与C1FIFOUA1相同
128	C1FIFOCON18	31:0							与C1FIFOCON1相同
12C	C1FIFOSTA18	31:0							与C1FIFOSTA1相同
130	C1FIFOUA18	31:0							与C1FIFOUA1相同
134	C1FIFOCON19	31:0							与C1FIFOCON1相同
138	C1FIFOSTA19	31:0							与C1FIFOSTA1相同
13C	C1FIFOUA19	31:0							与C1FIFOUA1相同
140	C1FIFOCON20	31:0							与C1FIFOCON1相同
144	C1FIFOSTA20	31:0							与C1FIFOSTA1相同
148	C1FIFOUA20	31:0							与C1FIFOUA1相同
14C	C1FIFOCON21	31:0							与C1FIFOCON1相同
150	C1FIFOSTA21	31:0							与C1FIFOSTA1相同
154	C1FIFOUA21	31:0							与C1FIFOUA1相同
158	C1FIFOCON22	31:0							与C1FIFOCON1相同
15C	C1FIFOSTA22	31:0							与C1FIFOSTA1相同
160	C1FIFOUA22	31:0							与C1FIFOUA1相同
164	C1FIFOCON23	31:0							与C1FIFOCON1相同
168	C1FIFOSTA23	31:0							与C1FIFOSTA1相同
16C	C1FIFOUA23	31:0							与C1FIFOUA1相同
170	C1FIFOCON24	31:0							与C1FIFOCON1相同
174	C1FIFOSTA24	31:0							与C1FIFOSTA1相同
178	C1FIFOUA24	31:0							与C1FIFOUA1相同
17C	C1FIFOCON25	31:0							与C1FIFOCON1相同
180	C1FIFOSTA25	31:0							与C1FIFOSTA1相同
184	C1FIFOUA25	31:0							与C1FIFOUA1相同
188	C1FIFOCON26	31:0							与C1FIFOCON1相同
18C	C1FIFOSTA26	31:0							与C1FIFOSTA1相同
190	C1FIFOUA26	31:0							与C1FIFOUA1相同
194	C1FIFOCON27	31:0							与C1FIFOCON1相同
198	C1FIFOSTA27	31:0							与C1FIFOSTA1相同
19C	C1FIFOUA27	31:0							与C1FIFOUA1相同
1A0	C1FIFOCON28	31:0							与C1FIFOCON1相同
1A4	C1FIFOSTA28	31:0							与C1FIFOSTA1相同
1A8	C1FIFOUA28	31:0							与C1FIFOUA1相同
1AC	C1FIFOCON29	31:0							与C1FIFOCON1相同
1B0	C1FIFOSTA29	31:0							与C1FIFOSTA1相同
1B4	C1FIFOUA29	31:0							与C1FIFOUA1相同
1B8	C1FIFOCON30	31:0							与C1FIFOCON1相同
1BC	C1FIFOSTA30	31:0							与C1FIFOSTA1相同
1C0	C1FIFOUA30	31:0							与C1FIFOUA1相同
1C4	C1FIFOCON31	31:0							与C1FIFOCON1相同
1C8	C1FIFOSTA31	31:0							与C1FIFOSTA1相同
1CC	C1FIFOUA31	31:0							与C1FIFOUA1相同

注 1: 32位寄存器的低字节位于低地址。

2: 保留寄存器读为0。

MCP251863

表4-2: CAN FD 控制器模块寄存器汇总 (续)

地址	名称	Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0	
1D0	C1FLTCON0	31:24	FLTEN3	—	—	F3BP[4:0]				
		23:16	FLTEN2	—	—	F2BP[4:0]				
		15:8	FLTEN1	—	—	F1BP[4:0]				
		7:0	FLTEN0	—	—	F0BP[4:0]				
1D4	C1FLTCON1	31:24	FLTEN7	—	—	F7BP[4:0]				
		23:16	FLTEN6	—	—	F6BP[4:0]				
		15:8	FLTEN5	—	—	F5BP[4:0]				
		7:0	FLTEN4	—	—	F4BP[4:0]				
1D8	C1FLTCON2	31:24	FLTEN11	—	—	F11BP[4:0]				
		23:16	FLTEN10	—	—	F10BP[4:0]				
		15:8	FLTEN9	—	—	F9BP[4:0]				
		7:0	FLTEN8	—	—	F8BP[4:0]				
1DC	C1FLTCON3	31:24	FLTEN15	—	—	F15BP[4:0]				
		23:16	FLTEN14	—	—	F14BP[4:0]				
		15:8	FLTEN13	—	—	F13BP[4:0]				
		7:0	FLTEN12	—	—	F12BP[4:0]				
1E0	C1FLTCON4	31:24	FLTEN19	—	—	F19BP[4:0]				
		23:16	FLTEN18	—	—	F18BP[4:0]				
		15:8	FLTEN17	—	—	F17BP[4:0]				
		7:0	FLTEN16	—	—	F16BP[4:0]				
1E4	C1FLTCON5	31:24	FLTEN23	—	—	F23BP[4:0]				
		23:16	FLTEN22	—	—	F22BP[4:0]				
		15:8	FLTEN21	—	—	F21BP[4:0]				
		7:0	FLTEN20	—	—	F20BP[4:0]				
1E8	C1FLTCON6	31:24	FLTEN27	—	—	F27BP[4:0]				
		23:16	FLTEN26	—	—	F26BP[4:0]				
		15:8	FLTEN25	—	—	F25BP[4:0]				
		7:0	FLTEN24	—	—	F24BP[4:0]				
1EC	C1FLTCON7	31:24	FLTEN31	—	—	F31BP[4:0]				
		23:16	FLTEN30	—	—	F30BP[4:0]				
		15:8	FLTEN29	—	—	F29BP[4:0]				
		7:0	FLTEN28	—	—	F28BP[4:0]				
1F0	C1FLTOBJ0	31:24	—	EXIDE	SID11	EID[17:6]				
		23:16	EID[12:5]							
		15:8	EID[4:0]				SID[10:8]			
		7:0	SID[7:0]							
1F4	C1MASK0	31:24	—	MIDE	MSID11	MEID[17:6]				
		23:16	MEID[12:5]							
		15:8	MEID[4:0]				MSID[10:8]			
		7:0	MSID[7:0]							
1F8	C1FLTOBJ1	31:0	与C1FLTOBJ0相同							
1FC	C1MASK1	31:0	与C1MASK0相同							
200	C1FLTOBJ2	31:0	与C1FLTOBJ0相同							
204	C1MASK2	31:0	与C1MASK0相同							
208	C1FLTOBJ3	31:0	与C1FLTOBJ0相同							
20C	C1MASK3	31:0	与C1MASK0相同							
210	C1FLTOBJ4	31:0	与C1FLTOBJ0相同							
214	C1MASK4	31:0	与C1MASK0相同							
218	C1FLTOBJ5	31:0	与C1FLTOBJ0相同							
21C	C1MASK5	31:0	与C1MASK0相同							

- 注 1: 32位寄存器的低字节位于低地址。
 2: 保留寄存器读为0。

表4-2: CAN FD控制器模块寄存器汇总 (续)

地址	名称	Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0
220	C1FLTOBJ6	31:0							与C1FLTOBJ0相同
224	C1MASK6	31:0							与C1MASK0相同
228	C1FLTOBJ7	31:0							与C1FLTOBJ0相同
22C	C1MASK7	31:0							与C1MASK0相同
230	C1FLTOBJ8	31:0							与C1FLTOBJ0相同
234	C1MASK8	31:0							与C1MASK0相同
238	C1FLTOBJ9	31:0							与C1FLTOBJ0相同
23C	C1MASK9	31:0							与C1MASK0相同
240	C1FLTOBJ10	31:0							与C1FLTOBJ0相同
244	C1MASK10	31:0							与C1MASK0相同
248	C1FLTOBJ11	31:0							与C1FLTOBJ0相同
24C	C1MASK11	31:0							与C1MASK0相同
250	C1FLTOBJ12	31:0							与C1FLTOBJ0相同
254	C1MASK12	31:0							与C1MASK0相同
258	C1FLTOBJ13	31:0							与C1FLTOBJ0相同
25C	C1MASK13	31:0							与C1MASK0相同
260	C1FLTOBJ14	31:0							与C1FLTOBJ0相同
264	C1MASK14	31:0							与C1MASK0相同
268	C1FLTOBJ15	31:0							与C1FLTOBJ0相同
26C	C1MASK15	31:0							与C1MASK0相同
270	C1FLTOBJ16	31:0							与C1FLTOBJ0相同
274	C1MASK16	31:0							与C1MASK0相同
278	C1FLTOBJ17	31:0							与C1FLTOBJ0相同
27C	C1MASK17	31:0							与C1MASK0相同
280	C1FLTOBJ18	31:0							与C1FLTOBJ0相同
284	C1MASK18	31:0							与C1MASK0相同
288	C1FLTOBJ19	31:0							与C1FLTOBJ0相同
28C	C1MASK19	31:0							与C1MASK0相同
290	C1FLTOBJ20	31:0							与C1FLTOBJ0相同
294	C1MASK20	31:0							与C1MASK0相同
298	C1FLTOBJ21	31:0							与C1FLTOBJ0相同
29C	C1MASK21	31:0							与C1MASK0相同
2A0	C1FLTOBJ22	31:0							与C1FLTOBJ0相同
2A4	C1MASK22	31:0							与C1MASK0相同
2A8	C1FLTOBJ23	31:0							与C1FLTOBJ0相同
2AC	C1MASK23	31:0							与C1MASK0相同
2B0	C1FLTOBJ24	31:0							与C1FLTOBJ0相同
2B4	C1MASK24	31:0							与C1MASK0相同
2B8	C1FLTOBJ25	31:0							与C1FLTOBJ0相同
2BC	C1MASK25	31:0							与C1MASK0相同
2C0	C1FLTOBJ26	31:0							与C1FLTOBJ0相同
2C4	C1MASK26	31:0							与C1MASK0相同
2C8	C1FLTOBJ27	31:0							与C1FLTOBJ0相同
2CC	C1MASK27	31:0							与C1MASK0相同
2D0	C1FLTOBJ28	31:0							与C1FLTOBJ0相同
2D4	C1MASK28	31:0							与C1MASK0相同
2D8	C1FLTOBJ29	31:0							与C1FLTOBJ0相同
2DC	C1MASK29	31:0							与C1MASK0相同
2E0	C1FLTOBJ30	31:0							与C1FLTOBJ0相同
2E4	C1MASK30	31:0							与C1MASK0相同
2E8	C1FLTOBJ31	31:0							与C1FLTOBJ0相同
2EC	C1MASK31	31:0							与C1MASK0相同

注 1: 32位寄存器的低字节位于低地址。

2: 保留寄存器读为0。

MCP251863

4.1 MCP251863特定的寄存器

- 寄存器4-1: OSC
- 寄存器4-2: IOCON
- 寄存器4-3: CRC
- 寄存器4-4: ECCCON
- 寄存器4-5: ECCSTAT
- 寄存器4-6: DEVID

表4-3: 寄存器图例

符号	说明	符号	说明
R	可读位	HC	仅由硬件清零
W	可写位	HS	仅由硬件置1
U	未实现位, 读为0	1	复位时置1
S	可置1位	0	复位时清零
C	可清零位	x	复位时未知

例4-1:

R/W - 0表示位可读写, 在复位后读为0。

寄存器 4-1: OSC——MCP251863 振荡器控制寄存器

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 31						bit 24	

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 23						bit 16	

U-0	U-0	U-0	R-0	U-0	R-0	U-0	R-0
—	—	—	SCLKRDY	—	OSCRDY	—	PLLRDY
bit 15						bit 8	

U-0	R/W-1	R/W-1	R/W-0	R/W-0	HS/C-0	U-0	R/W-0
—	CLKODIV[1:0]		SCLKDIV ⁽¹⁾	LPMEN ⁽³⁾	OSCDIS ⁽²⁾	—	PLLEN ⁽¹⁾
bit 7						bit 0	

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为0

-n = POR时的值

1 = 置1

0 = 清零

x = 未知

- bit 31-13 **未实现:** 读为0
- bit 12 **SCLKRDY:** 同步 SCLKDIV 位
1 = SCLKDIV 1
0 = SCLKDIV 0
- bit 11 **未实现:** 读为0
- bit 10 **OSCRDY:** 时钟就绪
1 = 时钟正在运行且保持稳定
0 = 时钟未就绪或已关闭
- bit 9 **未实现:** 读为0
- bit 8 **PLLRDY:** PLL 就绪
1 = PLL 锁定
0 = PLL 未就绪
- bit 7 **未实现:** 读为0
- bit 6-5 **CLKODIV[1:0]:** 时钟输出分频比
11 = CLKO 10 分频
10 = CLKO 4 分频
01 = CLKO 2 分频
00 = CLKO 1 分频
- bit 4 **SCLKDIV:** 系统时钟分频比⁽¹⁾
1 = SCLK 2 分频
0 = SCLK 1 分频

注 1: 只能在配置模式下修改该位。

2: 在休眠模式下清零 OSCDIS 将唤醒器件并将其重新置于配置模式。

3: 设置 LPMEN 实际上并不会将器件置于 LPM, 而是选择在使用 CiCON.REQOP 请求休眠模式后进入哪种休眠模式。为了在 RXCAN 活动时唤醒, CiINT.WAKIE 必须置1。

MCP251863

寄存器 4-1: OSC——MCP251863 振荡器控制寄存器 (续)

- bit 3 **LPMEN:** 低功耗模式 (Low Power Mode, LPM) 使能⁽³⁾
1 = 在LPM下, 器件将停止时钟并使芯片的大部分电路进入掉电模式。寄存器值和RAM值将丢失。器件将在nCS置为有效或RXCAN活动时唤醒。
0 = 在休眠模式下, 器件将停止时钟并保留其寄存器值和RAM值。器件将在OSCDIS位清零或RXCAN活动时唤醒。
- bit 2 **OSCDIS:** 时钟 (振荡器) 禁止⁽²⁾
1 = 禁止时钟, 器件处于休眠模式。
0 = 使能时钟
- bit 1 **未实现:** 读为0
- bit 0 **PLLEN:** PLL 使能⁽¹⁾
1 = 系统时钟来自 10x PLL
0 = 系统时钟直接来自 XTAL 振荡器

注 1: 只能在配置模式下修改该位。

2: 在休眠模式下清零OSCDIS将唤醒器件并将其重新置于配置模式。

3: 设置LPMEN实际上并不会将器件置于LPM, 而是选择在使用CiCON.REQOP请求休眠模式后进入哪种休眠模式。为了在RXCAN活动时唤醒, CiINT.WAKIE 必须置1。

寄存器 4-2: IOCON——输入/输出控制寄存器

U-0	R/W-0	R/W-0	R/W-0	U-0	U-0	R/W-1	R/W-1
—	INTOD	SOF	TXCANOD	—	—	PM1	PM0
bit 31						bit 24	

U-0	U-0	U-0	U-0	U-0	U-0	R/W-x	R/W-x
—	—	—	—	—	—	GPIO1	GPIO0
bit 23						bit 16	

U-0	U-0	U-0	U-0	U-0	U-0	R/W-x	R/W-x
—	—	—	—	—	—	LAT1	LAT0
bit 15						bit 8	

U-0	R/W-0	U-0	U-0	U-0	U-0	R/W-1	R/W-1
—	XSTBYEN	—	—	—	—	TRIS1 ⁽¹⁾	TRIS0 ⁽¹⁾
bit 7						bit 0	

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为0

-n = POR时的值

1 = 置1

0 = 清零

x = 未知

- bit 31 **未实现:** 读为0
- bit 30 **INTOD:** 中断引脚漏极开路模式
1 = 漏极开路输出
0 = 推/挽输出
- bit 29 **SOF:** 帧起始信号
1 = CLKO 引脚上出现 SOF 信号
0 = CLKO 引脚上出现时钟
- bit 28 **TXCANOD:** TXCAN 漏极开路模式
1 = 漏极开路输出
0 = 推/挽输出
- bit 27-26 **未实现:** 读为0
- bit 25 **PM1:** GPIO 引脚模式
1 = 引脚用作 GPIO1
0 = 中断引脚 INT1, 在 CiINT.RXIF 和 RXIE 置1时置为有效
- bit 24 **PM0:** GPIO 引脚模式
1 = 引脚用作 GPIO0
0 = 中断引脚 INT0, 在 CiINT.TXIF 和 TXIE 置1时置为有效
- bit 23-18 **未实现:** 读为0
- bit 17 **GPIO1:** GPIO1 状态
1 = V_{GPIO1} > V_{IH}
0 = V_{GPIO1} < V_{IL}
- bit 16 **GPIO0:** GPIO0 状态
1 = V_{GPIO0} > V_{IH}
0 = V_{GPIO0} < V_{IL}
- bit 15-10 **未实现:** 读为0

注 1: 如果 PMx = 0, TRISx 将被忽略, 引脚将为输出。

2: 必须使用单数据字节 SFR WRITE 指令写入 IOCON 寄存器中的位域。

MCP251863

寄存器 4-2: IOCON——输入/输出控制寄存器 (续)

bit 9	LAT1: GPIO1 锁存器 1 = 将引脚驱动为高电平 0 = 将引脚驱动为低电平
bit 8	LAT0: GPIO0 锁存器 1 = 将引脚驱动为高电平 0 = 将引脚驱动为低电平
bit 7	未实现: 读为 0
bit 6	XSTBYEN: 使能收发器待机引脚控制 1 = 使能 XSTBY 控制 0 = 禁止 XSTBY 控制
bit 5-2	未实现: 读为 0
bit 1	TRIS1: GPIO1 数据方向 ⁽¹⁾ 1 = 输入引脚 0 = 输出引脚
bit 0	TRIS0: GPIO0 数据方向 ⁽¹⁾ 1 = 输入引脚 0 = 输出引脚

注 1: 如果 $PMx = 0$, $TRISx$ 将被忽略, 引脚将为输出。

2: 必须使用单数据字节 **SFR WRITE** 指令写入 IOCON 寄存器中的位域。

寄存器 4-3: CRC —— CRC 寄存器

U-0	U-0	U-0	U-0	U-0	U-0	R/W-0	R/W-0
—	—	—	—	—	—	FERRIE	CRCERRIE
bit 31						bit 24	

U-0	U-0	U-0	U-0	U-0	U-0	HS/C-0	HS/C-0
—	—	—	—	—	—	FERRIF	CRCERRIF
bit 23						bit 16	

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
CRC[15:8]							
bit 15						bit 8	

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
CRC[7:0]							
bit 7						bit 0	

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为0

-n = POR时的值

1 = 置1

0 = 清零

x = 未知

- bit 31-26 **未实现:** 读为0
- bit 25 **FERRIE:** CRC 命令格式错误中断允许
- bit 24 **CRCERRIE:** CRC 错误中断允许
- bit 23-18 **未实现:** 读为0
- bit 17 **FERRIF:** CRC 命令格式错误中断标志
1 = “SPI + CRC” 命令发生期间字节数不匹配
0 = 未发生 SPI CRC 命令格式错误
- bit 16 **CRCERRIF:** CRC 错误中断标志
1 = 发生 CRC 不匹配
0 = 未发生 CRC 错误
- bit 15-0 **CRC[15:0]:** 自上一次 CRC 不匹配起的循环冗余校验

MCP251863

寄存器 4-4: ECCCON — ECC 控制寄存器

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 31						bit 24	

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 23						bit 16	

U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	PARITY[6:0]						—
bit 15						bit 8	

U-0	U-0	U-0	U-0	U-0	R/W-0	R/W-0	R/W-0
—	—	—	—	—	DEDIE	SECIE	ECCEN
bit 7						bit 0	

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为0

-n = POR时的值

1 = 置1

0 = 清零

x = 未知

bit 31-15 **未实现:** 读为0

bit 14-8 **PARITY[6:0]:** 禁止ECC时, 在写入RAM期间使用的奇偶校验位

bit 7-3 **未实现:** 读为0

bit 2 **DEDIE:** 双位错误检测中断允许

bit 1 **SECIE:** 单个位错误检测中断允许标志

bit 0 **ECCEN:** ECC使能

1 = 使能ECC

0 = 禁止ECC

寄存器 4-5: ECCSTAT — ECC 状态寄存器

U-0	U-0	U-0	U-0	R-0	R-0	R-0	R-0
—	—	—	—	ERRADDR[11:8]			
bit 31				bit 24			

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
ERRADDR[7:0]							
bit 23				bit 16			

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 15				bit 8			

U-0	U-0	U-0	U-0	U-0	HS/C-0	HS/C-0	U-0
—	—	—	—	—	DEDIF	SECIF	—
bit 7				bit 0			

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为0

-n = POR时的值

1 = 置1

0 = 清零

x = 未知

- bit 31-28 **未实现:** 读为0
- bit 27-16 **ERRADDR[11:0]:** 发生上一个ECC错误的地址
- bit 15-3 **未实现:** 读为0
- bit 2 **DEDIF:** 双位错误检测中断标志
1 = 检测到双位错误
0 = 未检测到双位错误
- bit 1 **SECIF:** 单个位错误检测中断标志
1 = 检测到单个位错误
0 = 未发生单个位错误
- bit 0 **未实现:** 读为0

MCP251863

寄存器 4-6: DEVID——器件ID 寄存器

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 31							bit 24

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 23							bit 16

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 15							bit 8

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
ID[3:0]				REV[3:0]			
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为0

-n = POR时的值

1 = 置1

0 = 清零

x = 未知

bit 31-8 未实现: 读为0

bit 7-4 **ID[3:0]**: 器件ID

bit 3-0 **REV[3:0]**: 芯片版本

4.2 CAN FD 控制器模块寄存器

配置寄存器

- 寄存器 4-7: CiCON
- 寄存器 4-8: CiNBTCFG
- 寄存器 4-9: CiDBTCFG
- 寄存器 4-10: CiTDC
- 寄存器 4-11: CiTBC
- 寄存器 4-12: CiTSCON

中断和状态寄存器

- 寄存器 4-13: CiVEC
- 寄存器 4-14: CiINT
- 寄存器 4-15: CiRXIF
- 寄存器 4-16: CiRXOVIF
- 寄存器 4-17: CiTXIF
- 寄存器 4-18: CiTXATIF
- 寄存器 4-19: CiTXREQ

错误和诊断寄存器

- 寄存器 4-20: CiTREC
- 寄存器 4-21: CiBDIAG0
- 寄存器 4-22: CiBDIAG1

FIFO 控制和状态寄存器

- 寄存器 4-23: CiTEFCON
- 寄存器 4-24: CiTEFSTA
- 寄存器 4-25: CiTEFUA
- 寄存器 4-26: CiTXQCON
- 寄存器 4-27: CiTXQSTA
- 寄存器 4-28: CiTXQUA
- 寄存器 4-29: CiFIFOCON m —— $m = 1$ 至 31
- 寄存器 4-30: CiFIFOSTA m —— $m = 1$ 至 31
- 寄存器 4-31: CiFIFOUA m —— $m = 1$ 至 31

过滤器配置和控制寄存器

- 寄存器 4-32: CiFLTCON m —— $m = 0$ 至 7
- 寄存器 4-33: CiFLTOBJ m —— $m = 0$ 至 31
- 寄存器 4-34: CiMASK m —— $m = 0$ 至 31

注： 寄存器标识符中显示的“i”表示CANi，例如CiCON。MCP251863 器件包含一个CAN FD 控制器模块。

表 4-4: 寄存器图例

符号	说明	符号	说明
R	可读位	HC	仅由硬件清零
W	可写位	HS	仅由硬件置 1
U	未实现位，读为 0	1	复位时置 1
S	可置 1 位	0	复位时清零
C	可清零位	x	复位时未知

例 4-2:

R/W - 0 表示位可读写，在复位后读为 0。

MCP251863

寄存器 4-7: CiCON —— CAN 控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-1	R/W-0	R/W-0
TXBWS[3:0]				ABAT	REQOP[2:0]		
bit 31				bit 24			

R-1	R-0	R-0	R/W-1	R/W-1	R/W-0	R/W-0	R/W-0
OPMOD[2:0]			TXQEN ⁽¹⁾	STEF ⁽¹⁾	SERR2LOM ⁽¹⁾	ESIGM ⁽¹⁾	RTXAT ⁽¹⁾
bit 23				bit 16			

U-0	U-0	U-0	R/W-0	R-0	R/W-1	R/W-1	R/W-1
—	—	—	BRSDIS	BUSY	WFT[1:0]		WAKFIL ⁽¹⁾
bit 15				bit 8			

U-0	R/W-1	R/W-1	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	PXEDIS ⁽¹⁾	ISOCRCEN ⁽¹⁾	DNCNT[4:0]				
bit 7				bit 0			

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

bit 31-28 **TXBWS[3:0]:** 发送带宽共用位
 两次连续传输之间的延时 (以仲裁位时间为单位)
 0000 = 无延时
 0001 = 2
 0010 = 4
 0011 = 8
 0100 = 16
 0101 = 32
 0110 = 64
 0111 = 128
 1000 = 256
 1001 = 512
 1010 = 1024
 1011 = 2048
 1111-1100 = 4096

bit 27 **ABAT:** 中止所有等待的发送位
 1 = 通知所有发送 FIFO 中止发送
 0 = 模块将在所有发送中止时清零该位

- 注 1:** 只能在配置模式下修改这些位。
注 2: 在休眠模式下, OPMOD 位指示配置模式 (OPMOD = 100) 和 OSC。OSCDIS 将读为 1。应用软件应将这些位域用作休眠模式请求的握手指示。

寄存器 4-7: CiCON——CAN 控制寄存器 (续)

bit 26-24	REQOP[2:0]: 请求工作模式位 000 = 设置为正常 CAN FD 模式; 支持混用 CAN FD 帧和经典 CAN 2.0 帧 001 = 设置为休眠模式 010 = 设置为内部环回模式 011 = 设置为仅监听模式 100 = 设置为配置模式 101 = 设置为外部环回模式 110 = 设置为正常 CAN 2.0 模式; 接收 CAN FD 帧时可能生成错误帧 111 = 设置为受限工作模式
bit 23-21	OPMOD[2:0]: 工作模式状态位 ⁽²⁾ 000 = 模块处于正常 CAN FD 模式; 支持混用 CAN FD 帧和经典 CAN 2.0 帧 001 = 模块处于休眠模式 010 = 模块处于内部环回模式 011 = 模块处于仅监听模式 100 = 模块处于配置模式 101 = 模块处于外部环回模式 110 = 模块处于正常 CAN 2.0 模式; 接收 CAN FD 帧时可能生成错误帧 111 = 模块处于受限工作模式
bit 20	TXQEN: 使能发送队列位 ⁽¹⁾ 1 = 使能 TXQ 并在 RAM 中预留空间 0 = 不在 RAM 中为 TXQ 预留空间
bit 19	STEF: 存储到发送事件 FIFO 位 ⁽¹⁾ 1 = 将发送的报文保存到 TEF 中并在 RAM 中预留空间 0 = 不将发送的报文保存到 TEF 中
bit 18	SERR2LOM: 发生系统错误时切换到仅监听模式位 ⁽¹⁾ 1 = 切换到仅监听模式 0 = 切换到受限工作模式
bit 17	ESIGM: 在网关模式下发送 ESI 位 ⁽¹⁾ 1 = 当报文的 ESI 为高电平或 CAN FD 控制器处于被动错误状态时, ESI 隐性发送 0 = ESI 反映 CAN FD 控制器的错误状态
bit 16	RTXAT: 限制重发尝试位 ⁽¹⁾ 1 = 重发尝试受限, 使用 CiFIFOCONm.TXAT 0 = 重发尝试次数不受限, CiFIFOCONm.TXAT 将被忽略
bit 15-13	未实现: 读为 0
bit 12	BRSDIS: 比特率切换禁止位 1 = 无论发送报文对象中的 BRS 状态如何, 都禁止比特率切换 0 = 根据发送报文对象中的 BRS 进行比特率切换
bit 11	BUSY: CAN 模块忙状态位 1 = CAN 模块正在发送或接收报文 0 = CAN 模块不工作
bit 10-9	WFT[1:0]: 可选唤醒滤波器时间位 00 = T00FILTER 01 = T01FILTER 10 = T10FILTER 11 = T11FILTER
	注: 请参见表 9-6。
bit 8	WAKFIL: 使能 CAN 总线线路唤醒滤波器位 ⁽¹⁾ 1 = 使用 CAN 总线线路滤波器来唤醒 0 = 不使用 CAN 总线线路滤波器来唤醒

注 1: 只能在配置模式下修改这些位。

2: 在休眠模式下, OPMOD 位指示配置模式 (OPMOD = 100) 和 OSC。OSCDIS 将读为 1。应用软件应将这些位域用作休眠模式请求的握手指示。

MCP251863

寄存器 4-7: CiCON——CAN 控制寄存器 (续)

- bit 7 **未实现:** 读为 0
- bit 6 **PXEDIS:** 协议异常事件检测禁止位⁽¹⁾
隐性 FDF 位后的隐性“保留位”称为“协议异常”。
1 = 协议异常被视为格式错误。
0 = 如果检测到协议异常, CAN FD 控制器模块将进入总线集成状态。
- bit 5 **ISOCRCEN:** 使能 CAN FD 帧中的 ISO CRC 位⁽¹⁾
1 = CRC 字段中包含填充位计数, 使用非零 CRC 初始化向量 (符合 ISO 11898-1:2015 规范)
0 = CRC 字段中不包含填充位计数, 使用全零 CRC 初始化向量
- bit 4-0 **DNCNT[4:0]:** DeviceNet 过滤器位编号位
10011-11111 = 无效选择 (最多可将数据的 18 位与 EID 进行比较)
10010 = 最多可将数据字节 2 的 bit 6 与 EID17 进行比较
...
00001 = 最多可将数据字节 0 的 bit 7 与 EID0 进行比较
00000 = 不比较数据字节

注 1: 只能在配置模式下修改这些位。

2: 在休眠模式下, OPMOD 位指示配置模式 (OPMOD = 100) 和 OSC。OSCDIS 将读为 1。应用软件应将这些位域用作休眠模式请求的握手指示。

寄存器 4-8: CiNBTCFG——标称位时间配置寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
BRP[7:0]							
bit 31				bit 24			

R/W-0	R/W-0	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-0
TSEG1[7:0]							
bit 23				bit 16			

U-0	R/W-0	R/W-0	R/W-0	R/W-1	R/W-1	R/W-1	R/W-1
—	TSEG2[6:0]						
bit 15				bit 8			

U-0	R/W-0	R/W-0	R/W-0	R/W-1	R/W-1	R/W-1	R/W-1
—	SJW[6:0]						
bit 7				bit 0			

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR时的值

1 = 置 1

0 = 清零

x = 未知

bit 31-24 **BRP[7:0]:** 波特率预分频比位
 1111 1111 = $TQ = 256/F_{sys}$
 ...
 0000 0000 = $TQ = 1/F_{sys}$

bit 23-16 **TSEG1[7:0]:** 时间段 1 位 (传播段 + 相位段 1)
 1111 1111 = 长度为 256 个 TQ
 ...
 0000 0000 = 长度为 1 个 TQ

bit 15 **未实现:** 读为 0

bit 14-8 **TSEG2[6:0]:** 时间段 2 位 (相位段 2)
 111 1111 = 长度为 128 个 TQ
 ...
 000 0000 = 长度为 1 个 TQ

bit 7 **未实现:** 读为 0

bit 6-0 **SJW[6:0]:** 同步跳转宽度位
 111 1111 = 长度为 128 个 TQ
 ...
 000 0000 = 长度为 1 个 TQ

注 1: 只能在配置模式下修改该寄存器。

MCP251863

寄存器 4-9: CiDBTCFG——数据位时间配置寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
BRP[7:0]							
bit 31				bit 24			

U-0	U-0	U-0	R/W-0	R/W-1	R/W-1	R/W-1	R/W-0
—	—	—	TSEG1[4:0]				
bit 23				bit 16			

U-0	U-0	U-0	U-0	R/W-0	R/W-0	R/W-1	R/W-1
—	—	—	—	TSEG2[3:0]			
bit 15				bit 8			

U-0	U-0	U-0	U-0	R/W-0	R/W-0	R/W-1	R/W-1
—	—	—	—	SJW[3:0]			
bit 7				bit 0			

图注:							
R = 可读位	W = 可写位	U = 未实现位, 读为0					
-n = POR时的值	1 = 置1	0 = 清零	x = 未知				

- bit 31-24 **BRP[7:0]:** 波特率预分频比位
 1111 1111 = $TQ = 256/F_{sys}$
 ...
 0000 0000 = $TQ = 1/F_{sys}$
- bit 23-21 **未实现:** 读为0
- bit 20-16 **TSEG1[4:0]:** 时间段1位 (传播段 + 相位段1)
 1 1111 = 长度为32个 TQ
 ...
 0 0000 = 长度为1个 TQ
- bit 15-12 **未实现:** 读为0
- bit 11-8 **TSEG2[3:0]:** 时间段2位 (相位段2)
 1111 = 长度为16个 TQ
 ...
 0000 = 长度为1个 TQ
- bit 7-4 **未实现:** 读为0
- bit 3-0 **SJW[3:0]:** 同步跳转宽度位
 1111 = 长度为16个 TQ
 ...
 0000 = 长度为1个 TQ

注 1: 只能在配置模式下修改该寄存器。

寄存器 4-10: CiTDC——发送器延时补偿寄存器

U-0	U-0	U-0	U-0	U-0	U-0	R/W-0	R/W-0
—	—	—	—	—	—	EDGFLTEN	SID11EN
bit 31						bit 24	

U-0	U-0	U-0	U-0	U-0	U-0	R/W-1	R/W-0
—	—	—	—	—	—	TDCMOD[1:0]	
bit 23						bit 16	

U-0	R/W-0	R/W-0	R/W-1	R/W-0	R/W-0	R/W-0	R/W-0
—	—	TDCO[5:0]					
bit 15						bit 8	

U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	—	TDCV[5:0]					
bit 7						bit 0	

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为0

-n = POR时的值

1 = 置1

0 = 清零

x = 未知

bit 31-26 未实现: 读为0

bit 25 **EDGFLTEN**: 使能总线集成状态下的边沿滤波位
1 = 根据 ISO 11898-1:2015 标准使能边沿滤波
0 = 禁止边沿滤波

bit 24 **SID11EN**: 使能 CAN FD 基本格式报文中的 12 位 SID 位
1 = RRS 用作 CAN FD 基本格式报文中的 SID11: SID[11:0] = {SID[10:0], SID11}
0 = 不使用 RRS; SID[10:0] 符合 ISO 11898-1:2015 规范

bit 23-18 未实现: 读为0

bit 17-16 **TDCMOD[1:0]**: 发送器延时补偿模式位; 二次采样点 (Secondary Sample Point, SSP)
10-11 = 自动; 测量延时并添加 TDCO。
01 = 手动; 不测量, 使用来自寄存器的 TDCV + TDCO
00 = 禁止 TDC

bit 15 未实现: 读为0

bit 14 保留: 始终写入0

bit 13-8 **TDCO[5:0]**: 发送器延时补偿偏移位; 二次采样点 (SSP)
二进制补码; 偏移可以是正值或零, 因此, bit 14 必须始终设置为0。
11 1111 = 63 x TSYCLK
...
00 0000 = 0 x TSYCLK

bit 7-6 未实现: 读为0

bit 5-0 **TDCV[5:0]**: 发送器延时补偿值位; 二次采样点 (SSP)
11 1111 = 63 x TSYCLK
...
00 0000 = 0 x TSYCLK

注 1: 只能在配置模式下修改该寄存器。

MCP251863

寄存器 4-11: CiTBC——时基计数器寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
TBC[31:24]							
bit 31							bit 24

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
TBC[23:16]							
bit 23							bit 16

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
TBC[15:8]							
bit 15							bit 8

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
TBC[7:0]							
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR时的值

1 = 置 1

0 = 清零

x = 未知

bit 31-0

TBC[31:0]: 时基计数器位

这是自由运行的定时器, 当TBCEN置1时, 每经过一个TBCPRE时钟递增一次。

注 1: 当TBCEN = 0时, TBC将停止并复位。

2: 对CiTBC的任何写操作都会使TBC的预分频器计数复位 (CiTSCON.TBCPRE 不受影响)。

寄存器 4-12: CiTSCON——时间戳控制寄存器

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 31						bit 24	

U-0	U-0	U-0	U-0	U-0	R/W-0	R/W-0	R/W-0
—	—	—	—	—	TSRES	TSEOF	TBCEN
bit 23						bit 16	

U-0	U-0	U-0	U-0	U-0	U-0	R/W-0	R/W-0
—	—	—	—	—	—	TBCPRE[9:8]	
bit 15						bit 8	

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
TBCPRE[7:0]							
bit 7						bit 0	

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR时的值

1 = 置 1

0 = 清零

x = 未知

bit 31-19 **未实现:** 读为 0

bit 18 **TSRES:** 时间戳保留位 (仅限 FD 帧)
 1 = 在 FDF 位后的位的采样点
 0 = 在 SOF 的采样点

bit 17 **TSEOF:** 时间戳 EOF 位
 1 = 在帧生效后添加时间戳:
 - 在 EOF 的倒数第二位之前 RX 未产生错误
 - 在 EOF 结束之前 TX 未产生错误
 0 = 在帧“开始”时添加时间戳:
 - 经典帧: 在 SOF 的采样点
 - FD 帧: 请参见 TSRES 位。

bit 16 **TBCEN:** 时基计数器使能位
 1 = 使能 TBC
 0 = 停止并复位 TBC

bit 15-10 **未实现:** 读为 0

bit 9-0 **TBCPRE[9:0]:** 时基计数器预分频比位
 1023 = 每经过 1024 个时钟 TBC 递增一次
 ...
 0 = 每经过 1 个时钟 TBC 递增一次

MCP251863

寄存器 4-13: CIVEC —— 中断代码寄存器

U-0	R-1	R-0	R-0	R-0	R-0	R-0	R-0
—	RXCODE[6:0] ⁽¹⁾						
bit 31	bit 24						

U-0	R-1	R-0	R-0	R-0	R-0	R-0	R-0
—	TXCODE[6:0] ⁽¹⁾						
bit 23	bit 16						

U-0	U-0	U-0	R-0	R-0	R-0	R-0	R-0
—	—	—	FILHIT[4:0] ⁽¹⁾				
bit 15	bit 8						

U-0	R-1	R-0	R-0	R-0	R-0	R-0	R-0
—	ICODE[6:0] ⁽¹⁾						
bit 7	bit 0						

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

- bit 31 **未实现:** 读为 0
- bit 30-24 **RXCODE[6:0]:** 接收中断标志代码位⁽¹⁾
 1000001-1111111 = 保留
 1000000 = 无中断
 0100000-0111111 = 保留

 0011111 = FIFO 31 中断 (RFIF[31] 置 1)
 ...
 0000010 = FIFO 2 中断 (RFIF[2] 置 1)
 0000001 = FIFO 1 中断 (RFIF[1] 置 1)
 0000000 = 保留。FIFO 0 无法接收。
- bit 23 **未实现:** 读为 0
- bit 22-16 **TXCODE[6:0]:** 发送中断标志代码位⁽¹⁾
 1000001-1111111 = 保留
 1000000 = 无中断
 0100000-0111111 = 保留

 0011111 = FIFO 31 中断 (TFIF[31] 置 1)
 ...
 0000001 = FIFO 1 中断 (TFIF[1] 置 1)
 0000000 = TXQ 中断 (TFIF[0] 置 1)
- bit 15-13 **未实现:** 读为 0
- bit 12-8 **FILHIT[4:0]:** 命中过滤器编号位⁽¹⁾
 11111 = 过滤器 31
 11110 = 过滤器 30
 ...
 00001 = 过滤器 1
 00000 = 过滤器 0

注 1: 如果有多个中断待处理, 将指示编号最大的中断。

寄存器 4-13: CIVEC——中断代码寄存器（续）

bit 7	未实现: 读为0
bit 6-0	<p>ICODE[6:0]: 中断标志代码位⁽¹⁾</p> <p>1001011-1111111 = 保留</p> <p>1001010 = 发送尝试中断 (CiTXATIF 中的任意位置 1)</p> <p>1001001 = 发送事件 FIFO 中断 (CiTEFIF 中的任意位置 1)</p> <p>1001000 = 出现无效报文 (IVMIF/IE)</p> <p>1000111 = 工作模式发生变化 (MODIF/IE)</p> <p>1000110 = TBC 溢出 (TBCIF/IE)</p> <p>1000101 = RX/TX MAB 上溢/下溢 (RX: 在将前一个报文存储到存储器之前接收到新报文; TX: 馈送 TX MAB 的速度不够快, 以致于无法发送一致的数据。) (SERRIF/IE)</p> <p>1000100 = 地址错误中断 (向系统送入了非法 FIFO 地址) (SERRIF/IE)</p> <p>1000011 = 接收 FIFO 溢出中断 (CiRXOVIF 中的任意位置 1)</p> <p>1000010 = 唤醒中断 (WAKIF/WAKIE)</p> <p>1000001 = 错误中断 (CERRIF/IE)</p> <p>1000000 = 无中断</p> <p>0100000-0111111 = 保留</p> <p>0011111 = FIFO 31 中断 (TFIF[31]或RFIF[31]置 1)</p> <p>...</p> <p>0000001 = FIFO 1 中断 (TFIF[1]或RFIF[1]置 1)</p> <p>0000000 = TXQ 中断 (TFIF[0]置 1)</p>

注 1: 如果有多个中断待处理, 将指示编号最大的中断。

MCP251863

寄存器 4-14: CIINT —— 中断寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
IVMIE	WAKIE	CERRIE	SERRIE	RXOVIE	TXATIE	SPICRCIE	ECCIE
bit 31						bit 24	

U-0	U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	—	—	TEFIE	MODIE	TBCIE	RXIE	TXIE
bit 23						bit 16	

HS/C-0	HS/C-0	HS/C-0	HS/C-0	R-0	R-0	R-0	R-0
IVMIF ⁽¹⁾	WAKIF ⁽¹⁾	CERRIF ⁽¹⁾	SERRIF ⁽¹⁾	RXOVIF	TXATIF	SPICRCIF	ECCIF
bit 15						bit 8	

U-0	U-0	U-0	R-0	HS/C-0	HS/C-0	R-0	R-0
—	—	—	TEFIF	MODIF ⁽¹⁾	TBCIF ⁽¹⁾	RXIF	TXIF
bit 7						bit 0	

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

- bit 31 **IVMIE:** 无效报文中断允许位
- bit 30 **WAKIE:** 总线唤醒中断允许位
- bit 29 **CERRIE:** CAN 总线错误中断允许位
- bit 28 **SERRIE:** 系统错误中断允许位
- bit 27 **RXOVIE:** 接收 FIFO 溢出中断允许位
- bit 26 **TXATIE:** 发送尝试中断允许位
- bit 25 **SPICRCIE:** SPI CRC 错误中断允许位
- bit 24 **ECCIE:** ECC 错误中断允许位
- bit 23-21 未实现: 读为 0
- bit 20 **TEFIE:** 发送事件 FIFO 中断允许位
- bit 19 **MODIE:** 模式改变中断允许位
- bit 18 **TBCIE:** 时基计数器中断允许位
- bit 17 **RXIE:** 接收 FIFO 中断允许位
- bit 16 **TXIE:** 发送 FIFO 中断允许位
- bit 15 **IVMIF:** 无效报文中断标志位⁽¹⁾
- bit 14 **WAKIF:** 总线唤醒中断标志位⁽¹⁾
- bit 13 **CERRIF:** CAN 总线错误中断标志位⁽¹⁾
- bit 12 **SERRIF:** 系统错误中断标志位⁽¹⁾
 1 = 发生了系统错误
 0 = 未发生系统错误
- bit 11 **RXOVIF:** 接收对象溢出中断标志位
 1 = 发生了接收 FIFO 溢出
 0 = 未发生接收 FIFO 溢出
- bit 10 **TXATIF:** 发送尝试中断标志位

注 1: 标志由硬件置 1, 由应用程序清零。

寄存器 4-14: CIINT——中断寄存器 (续)

bit 9	SPICRCIF: SPI CRC 错误中断标志位
bit 8	ECCIF: ECC 错误中断标志位
bit 7-5	未实现: 读为 0
bit 4	TEFIF: 发送事件 FIFO 中断标志位 1 = 有 TEF 中断待处理 0 = 没有 TEF 中断待处理
bit 3	MODIF: 工作模式改变中断标志位 ⁽¹⁾ 1 = 工作模式发生了改变 (OPMOD 已改变) 0 = 模式未发生改变
bit 2	TBCIF: 时基计数器溢出中断标志位 ⁽¹⁾ 1 = TBC 已溢出 0 = TBC 未溢出
bit 1	RXIF: 接收 FIFO 中断标志位 1 = 有接收 FIFO 中断待处理 0 = 没有接收 FIFO 中断待处理
bit 0	TXIF: 发送 FIFO 中断标志位 1 = 有发送 FIFO 中断待处理 0 = 没有发送 FIFO 中断待处理

注 1: 标志由硬件置 1，由应用程序清零。

MCP251863

寄存器 4-15: **CiRXIF** —— 接收中断状态寄存器

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
RFIF[31:24]							
bit 31				bit 24			

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
RFIF[23:16]							
bit 23				bit 16			

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
RFIF[15:8]							
bit 15				bit 8			

R-0	R-0	R-0	R-0	R-0	R-0	R-0	U-0
RFIF[7:1]							—
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0
 -n = POR时的值 1 = 置 1 0 = 清零 x = 未知

bit 31-1 **RFIF[31:1]:** 接收 FIFO 中断待处理位⁽¹⁾
 1 = 有一个或多个已允许的接收 FIFO 中断待处理
 0 = 没有已允许的接收 FIFO 中断待处理
 bit 0 **未实现:** 读为 0

注 1: RFIF = 已使能的 RXFIFO 标志的逻辑或; 这些标志将在 FIFO 条件终止时清零。

寄存器 4-16: CiRXOVIF —— 接收溢出中断状态寄存器

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
RFOVIF[31:24]							
bit 31				bit 24			

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
RFOVIF[23:16]							
bit 23				bit 16			

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
RFOVIF[15:8]							
bit 15				bit 8			

R-0	R-0	R-0	R-0	R-0	R-0	R-0	U-0
RFOVIF[7:1]							—
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR时的值

1 = 置 1

0 = 清零

x = 未知

bit 31-1 **RFOVIF[31:1]:** 接收 FIFO 溢出中断待处理位
 1 = 中断待处理
 0 = 中断未处于待处理状态

bit 0 **未实现:** 读为 0

注 1: 标志需在 FIFO 寄存器中清零。

MCP251863

寄存器 4-17: CiTXIF —— 发送中断状态寄存器

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
TFIF[31:24]							
bit 31							bit 24

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
TFIF[23:16] ⁽¹⁾							
bit 23							bit 16

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
TFIF[15:8] ⁽¹⁾							
bit 15							bit 8

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
TFIF[7:0] ⁽¹⁾							
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为0

-n = POR时的值

1 = 置1

0 = 清零

x = 未知

bit 31-0 **TFIF[31:0]:** 发送FIFO/TXQ⁽²⁾中断待处理位⁽¹⁾

1 = 有一个或多个已允许的发送FIFO/TXQ中断待处理

0 = 没有已允许的发送FIFO/TXQ中断待处理

注 1: TFIF = 已使能的TXFIFO标志的逻辑或; 这些标志将在FIFO条件终止时清零。

2: TFIF[0]用于发送队列。

寄存器 4-18: CiTXATIF —— 发送尝试中断状态寄存器

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
TFATIF[31:24] ⁽¹⁾							
bit 31				bit 24			

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
TFATIF[23:16] ⁽¹⁾							
bit 23				bit 16			

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
TFATIF[15:8] ⁽¹⁾							
bit 15				bit 8			

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
TFATIF[7:0] ⁽¹⁾							
bit 7				bit 0			

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR时的值

1 = 置 1

0 = 清零

x = 未知

bit 31-0 **TFATIF[31:0]:** 发送FIFO/TXQ⁽²⁾尝试中断待处理位⁽¹⁾

1 = 中断待处理

0 = 中断未处于待处理状态

注 1: 标志需在FIFO寄存器中清零。

2: TFATIF[0]用于发送队列。

MCP251863

寄存器 4-19: CiTXREQ——发送请求寄存器

S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0
TXREQ[31:24]							
bit 31				bit 24			

S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0
TXREQ[23:16]							
bit 23				bit 16			

S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0
TXREQ[15:8]							
bit 15				bit 8			

S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0	S/HC-0
TXREQ[7:0]							
bit 7				bit 0			

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR时的值

1 = 置 1

0 = 清零

x = 未知

bit 31-1

TXREQ[31:1]: 报文发送请求位

TXEN= 1 (对象配置为发送对象)

将该位置为 1 可请求发送报文。

在成功发送对象中排队的报文之后, 该位将自动清零。

该位不能用于中止发送。

TXEN= 0 (对象配置为接收对象)

该位无影响

bit 0

TXREQ[0]: 发送队列报文发送请求位

将该位置为 1 可请求发送报文。

在成功发送对象中排队的报文之后, 该位将自动清零。

该位不能用于中止发送。

寄存器 4-20: CiTREC —— 发送/接收错误计数寄存器

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 31						bit 24	

U-0	U-0	R-1	R-0	R-0	R-0	R-0	R-0
—	—	TXBO	TXBP	RXBP	TXWARN	RXWARN	EWARN
bit 23						bit 16	

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
TEC[7:0]							
bit 15						bit 8	

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
REC[7:0]							
bit 7						bit 0	

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR时的值

1 = 置 1

0 = 清零

x = 未知

bit 31-22 **未实现:** 读为 0

bit 21 **TXBO:** 发送器处于离线状态位 (TEC > 255)
在配置模式下, 由于模块未处于总线上而将 TXBO 置 1。

bit 20 **TXBP:** 发送器处于被动错误状态位 (TEC > 127)

bit 19 **RXBP:** 接收器处于被动错误状态位 (REC > 127)

bit 18 **TXWARN:** 发送器处于警告错误状态位 (128 > TEC > 95)

bit 17 **RXWARN:** 接收器处于警告错误状态位 (128 > REC > 95)

bit 16 **EWARN:** 发送器或接收器处于警告错误状态位

bit 15-8 **TEC[7:0]:** 发送错误计数器位

bit 7-0 **REC[7:0]:** 接收错误计数器位

MCP251863

寄存器 4-21: CiBDIAG0——总线诊断寄存器 0

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
DTERRCNT[7:0]							
bit 31				bit 24			

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
DRERRCNT[7:0]							
bit 23				bit 16			

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
NTERRCNT[7:0]							
bit 15				bit 8			

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
NRERRCNT[7:0]							
bit 7				bit 0			

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR时的值

1 = 置 1

0 = 清零

x = 未知

bit 31-24 **DTERRCNT[7:0]**: 数据比特率发送错误计数器位

bit 23-16 **DRERRCNT[7:0]**: 数据比特率接收错误计数器位

bit 15-8 **NTERRCNT[7:0]**: 标称比特率发送错误计数器位

bit 7-0 **NRERRCNT[7:0]**: 标称比特率接收错误计数器位

寄存器 4-22: CiBDIAG1 —— 总线诊断寄存器 1

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0
DLCMM	ESI	DCRCERR	DSTUFERR	DFORMERR	—	DBIT1ERR	DBIT0ERR
bit 31						bit 24	

R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
TXBOERR	—	NCRCERR	NSTUFERR	NFORMERR	NACKERR	NBIT1ERR	NBIT0ERR
bit 23						bit 16	

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
EFMSGCNT[15:8]							
bit 15						bit 8	

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
EFMSGCNT[7:0]							
bit 7						bit 0	

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR时的值

1 = 置 1

0 = 清零

x = 未知

bit 31	DLCMM: DLC不匹配位 在发送或接收期间, 指定的DLC大于FIFO元素的PLSIZE。
bit 30	ESI: 接收的CAN FD报文的ESI标志置1。
bit 29	DCRCERR: 与标称比特率相同(见下文)。
bit 28	DSTUFERR: 与标称比特率相同(见下文)。
bit 27	DFORMERR: 与标称比特率相同(见下文)。
bit 26	未实现: 读为0
bit 25	DBIT1ERR: 与标称比特率相同(见下文)。
bit 24	DBIT0ERR: 与标称比特率相同(见下文)。
bit 23	TXBOERR: 器件进入离线状态(且自动恢复)。
bit 22	未实现: 读为0
bit 21	NCRCERR: 接收的报文的CRC校验和不正确。输入报文的CRC与通过接收到的数据计算得到的CRC不匹配。
bit 20	NSTUFERR: 在接收报文的一部分中, 序列中包含了5个以上相等位, 而报文中不允许出现这种序列。
bit 19	NFORMERR: 接收报文的固定格式部分格式错误。
bit 18	NACKERR: 发送报文未应答。
bit 17	NBIT1ERR: 在发送报文(仲裁字段除外)期间, 器件要发送隐性电平(逻辑值为1的位), 但监视到的总线值为显性。
bit 16	NBIT0ERR: 在发送报文(或应答位、主动错误标志或过载标志)期间, 器件要发送显性电平(逻辑值为0的数据或标识符位), 但监视的总线值为隐性。
bit 15-0	EFMSGCNT[15:0]: 无错误报文计数器位

MCP251863

寄存器 4-23: CITEFCON —— 发送事件 FIFO 控制寄存器

U-0	U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	—	—	FSIZE[4:0] ⁽¹⁾				
bit 31							bit 24

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 23							bit 16

U-0	U-0	U-0	U-0	U-0	S/HC-1	U-0	S/HC-0
—	—	—	—	—	FRESET ⁽²⁾	—	UINC
bit 15							bit 8

U-0	U-0	R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0
—	—	TEFTSEN ⁽¹⁾	—	TEFOVIE	TEFFIE	TEFHIE	TEFNEIE
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

bit 31-29 **未实现:** 读为 0

bit 28-24 **FSIZE[4:0]:** FIFO 大小位⁽¹⁾
 0_0000 = FIFO 深度为 1 个报文
 0_0001 = FIFO 深度为 2 个报文
 0_0010 = FIFO 深度为 3 个报文
 ...
 1_1111 = FIFO 深度为 32 个报文

bit 23-11 **未实现:** 读为 0

bit 10 **FRESET:** FIFO 复位位⁽²⁾
 1 = 当该位置 1 时, FIFO 复位; 当 FIFO 复位时, 该位由硬件清零。用户在采取任何操作前应等待该位清零。
 0 = 无影响

bit 9 **未实现:** 读为 0

bit 8 **UINC:** 递增尾部位
 当该位置 1 时, FIFO 尾部递增一个报文。

bit 7-6 **未实现:** 读为 0

bit 5 **TEFTSEN:** 发送事件 FIFO 时间戳使能位⁽¹⁾
 1 = 对 TEF 中的对象加时间戳
 0 = 不对 TEF 中的对象加时间戳

bit 4 **未实现:** 读为 0

bit 3 **TEFOVIE:** 发送事件 FIFO 溢出中断允许位
 1 = 允许在发生溢出事件时产生中断
 0 = 禁止在发生溢出事件时产生中断

注 1: 只能在配置模式下修改这些位。

注 2: FRESET 在配置模式下置 1, 在正常模式下自动清零。

寄存器 4-23: CITEFCON——发送事件FIFO控制寄存器（续）

- bit 2 **TEFFIE:** 发送事件FIFO满中断允许位
1 = 允许在FIFO满时产生中断
0 = 禁止在FIFO满时产生中断
- bit 1 **TEFHIE:** 发送事件FIFO半满中断允许位
1 = 允许在FIFO半满时产生中断
0 = 禁止在FIFO半满时产生中断
- bit 0 **TEFNEIE:** 发送事件FIFO非空中断允许位
1 = 允许在FIFO非空时产生中断
0 = 禁止在FIFO非空时产生中断

注 1: 只能在配置模式下修改这些位。

2: FRESET在配置模式下置1，在正常模式下自动清零。

MCP251863

寄存器 4-24: CITEFSTA——发送事件FIFO状态寄存器

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 31						bit 24	

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 23						bit 16	

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 15						bit 8	

U-0	U-0	U-0	U-0	HS/C-0	R-0	R-0	R-0
—	—	—	—	TEFOVIF	TEFFIF ⁽¹⁾	TEFHIF ⁽¹⁾	TEFNEIF ⁽¹⁾
bit 7						bit 0	

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为0

-n = POR时的值

1 = 置1

0 = 清零

x = 未知

- bit 31-4 **未实现:** 读为0
- bit 3 **TEFOVIF:** 发送事件FIFO溢出中断标志位
1 = 发生了溢出事件
0 = 未发生溢出事件
- bit 2 **TEFFIF:** 发送事件FIFO满中断标志位⁽¹⁾
1 = FIFO已满
0 = FIFO不满
- bit 1 **TEFHIF:** 发送事件FIFO半满中断标志位⁽¹⁾
1 = FIFO ≥ 半满
0 = FIFO < 半满
- bit 0 **TEFNEIF:** 发送事件FIFO非空中断标志位⁽¹⁾
1 = FIFO非空, 至少包含一个报文
0 = FIFO为空

注 1: 该位是只读位, 用于反映FIFO的状态。

寄存器 4-25: CITEFUA —— 发送事件FIFO用户地址寄存器

R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x
TEFUA[31:24]							
bit 31				bit 24			

R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x
TEFUA[23:16]							
bit 23				bit 16			

R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x
TEFUA[15:8]							
bit 15				bit 8			

R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x
TEFUA[7:0]							
bit 7				bit 0			

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为0

-n = POR时的值

1 = 置1

0 = 清零

x = 未知

bit 31-0 **TEFUA[31:0]:** 发送事件FIFO用户地址位

读取该寄存器将返回用于读取下一个对象的地址 (FIFO尾部)。

注 1: 在配置模式下, 不能保证可以正确读取该寄存器, 应当仅在模块不处于配置模式时访问该寄存器。

MCP251863

寄存器 4-26: **CiTXQCON**——发送队列控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
PLSIZE[2:0] ⁽¹⁾				FSIZE[4:0] ⁽¹⁾			
bit 31				bit 24			

U-0	R/W-1	R/W-1	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	TXAT[1:0]		TXPRI[4:0]				
bit 23				bit 16			

U-0	U-0	U-0	U-0	U-0	S/HC-1	R/W/HC-0	S/HC-0
—	—	—	—	—	FRESET ⁽³⁾	TXREQ ⁽²⁾	UINC
bit 15				bit 8			

R-1	U-0	U-0	R/W-0	U-0	R/W-0	U-0	R/W-0
TXEN	—	—	TXATIE	—	TXQEIE	—	TXQNIE
bit 7				bit 0			

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

bit 31-29 **PLSIZE[2:0]:** 有效负载大小位⁽¹⁾
 000 = 8 个数据字节
 001 = 12 个数据字节
 010 = 16 个数据字节
 011 = 20 个数据字节
 100 = 24 个数据字节
 101 = 32 个数据字节
 110 = 48 个数据字节
 111 = 64 个数据字节

bit 28-24 **FSIZE[4:0]:** FIFO 大小位⁽¹⁾
 0_0000 = FIFO 深度为 1 个报文
 0_0001 = FIFO 深度为 2 个报文
 0_0010 = FIFO 深度为 3 个报文
 ...
 1_1111 = FIFO 深度为 32 个报文

bit 23 **未实现:** 读为 0

bit 22-21 **TXAT[1:0]:** 重发尝试位
 CiCON.RTXAT 置 1 时使能该功能。
 00 = 禁止重发尝试
 01 = 3 次重发尝试
 10 = 重发尝试次数不受限制
 11 = 重发尝试次数不受限制

bit 20-16 **TXPRI[4:0]:** 报文发送优先级位
 00000 = 最低报文优先级
 ...
 11111 = 最高报文优先级

- 注 1:** 只能在配置模式下修改这些位。
注 2: 该位在报文完成 (或中止) 或 FIFO 复位时更新。
注 3: FRESET 在配置模式下置 1, 在正常模式下自动清零。

寄存器 4-26: C1TXQCON —— 发送队列控制寄存器 (续)

bit 15-11	未实现: 读为 0
bit 10	FRESET: FIFO 复位位 ⁽³⁾ 1 = 当该位置 1 时, FIFO 复位; 当 FIFO 复位时, 该位由硬件清零。用户在采取任何操作前应等待该位清零。 0 = 无影响
bit 9	TXREQ: 报文发送请求位 ⁽²⁾ 1 = 请求发送报文; 在成功发送 TXQ 中排队的所有报文之后, 该位会自动清零。 0 = 在该位置 1 的情况下清零该位将请求中止报文。
bit 8	UINC: 递增头部位 当该位置 1 时, FIFO 头部递增一个报文。
bit 7	TXEN: TX 使能 1 = 发送报文队列。该位将总是读为 1。
bit 6-5	未实现: 读为 0
bit 4	TXATIE: 超过发送尝试次数中断允许位 1 = 允许中断 0 = 禁止中断
bit 3	未实现: 读为 0
bit 2	TXQEIE: 发送队列空中断允许位 1 = 允许在 TXQ 为空时产生中断 0 = 禁止在 TXQ 为空时产生中断
bit 1	未实现: 读为 0
bit 0	TXQNIE: 发送队列未中断允许位 1 = 允许在 TXQ 未中断时产生中断 0 = 禁止在 TXQ 未中断时产生中断

- 注 1:** 只能在配置模式下修改这些位。
2: 该位在报文完成 (或中止) 或 FIFO 复位时更新。
3: FRESET 在配置模式下置 1, 在正常模式下自动清零。

MCP251863

寄存器 4-27: CiTXQSTA —— 发送队列状态寄存器

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 31						bit 24	

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 23						bit 16	

U-0	U-0	U-0	R-0	R-0	R-0	R-0	R-0	
—	—	—	TXQCI[4:0] ⁽¹⁾				—	—
bit 15						bit 8		

HS/C-0	HS/C-0	HS/C-0	HS/C-0	U-0	R-1	U-0	R-1
TXABT ⁽²⁾⁽³⁾	TXLARB ⁽²⁾⁽³⁾	TXERR ⁽²⁾⁽³⁾	TXATIF	—	TXQEIF	—	TXQNIF
bit 7						bit 0	

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为0
 -n = POR时的值 1 = 置1 0 = 清零 x = 未知

- bit 3-13 **未实现:** 读为0
- bit 12-8 **TXQCI[4:0]:** 发送队列报文索引位⁽¹⁾
 读取该寄存器将返回一个索引, 该索引指向FIFO下一次尝试发送的报文。
- bit 7 **TXABT:** 报文中止状态位⁽²⁾⁽³⁾
 1 = 报文中止
 0 = 报文成功完成
- bit 6 **TXLARB:** 报文仲裁失败状态位⁽²⁾⁽³⁾
 1 = 报文在发送过程中仲裁失败
 0 = 报文在发送过程中仲裁未失败
- bit 5 **TXERR:** 在发送过程中检测到错误位⁽²⁾⁽³⁾
 1 = 发送报文时发生总线错误
 0 = 发送报文时未发生总线错误
- bit 4 **TXATIF:** 超过发送尝试次数中断待处理位
 1 = 中断待处理
 0 = 中断未处于待处理状态
- bit 3 **未实现:** 读为0
- bit 2 **TXQEIF:** 发送队列空中断标志位
 1 = TXQ为空
 0 = TXQ非空, 至少有一个报文在排队等待发送
- bit 1 **未实现:** 读为0
- bit 0 **TXQNIF:** 发送队列未中断标志位
 1 = TXQ未满
 0 = TXQ已满

注 1: TXQCI[4:0]位为TXQ中的报文分配从零开始的索引值。如果TXQ为4个报文深 (FSIZE = 5'h03), 则TXQCI将根据TXQ的状态从0到3中取值。

- 2:** 当TXREQ置1或使用SPI写0时, 该位清零。
- 3:** 该位在报文完成 (或中止) 或TXQ复位时更新。

寄存器 4-28: CiTXQUA —— 发送队列用户地址寄存器

R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x
TXQUA[31:24]							
bit 31				bit 24			

R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x
TXQUA[23:16]							
bit 23				bit 16			

R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x
TXQUA[15:8]							
bit 15				bit 8			

R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x
TXQUA[7:0]							
bit 7				bit 0			

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR时的值

1 = 置 1

0 = 清零

x = 未知

bit 31-0 **TXQUA[31:0]:** TXQ 用户地址位

读取该寄存器将返回用于写入下一个报文的地址 (TXQ 头部)。

注 1: 在配置模式下, 不能保证可以正确读取该寄存器, 应当仅在模块不处于配置模式时访问该寄存器。

寄存器 4-29: CiFIFOCONm——FIFO 控制寄存器 m (m = 1 至 31) (续)

bit 15-11	未实现: 读为 0
bit 10	FRESET: FIFO 复位位 ⁽³⁾ 1 = 当该位置 1 时, FIFO 复位; 当 FIFO 复位时, 该位由硬件清零。用户在采取任何操作前应等待该位清零。 0 = 无影响
bit 9	TXREQ: 报文发送请求位 ⁽²⁾ TXEN = 1 (FIFO 配置为发送 FIFO) 1 = 请求发送报文; 在成功发送 FIFO 中排队的所有报文之后, 该位会自动清零。 0 = 在该位置 1 的情况下清零该位将请求中止报文。 TXEN = 0 (FIFO 配置为接收 FIFO) 该位无影响。
bit 8	UINC: 递增头部/尾部位 TXEN = 1 (FIFO 配置为发送 FIFO) 当该位置 1 时, FIFO 头部递增一个报文。 TXEN = 0 (FIFO 配置为接收 FIFO) 当该位置 1 时, FIFO 尾部递增一个报文。
bit 7	TXEN: TX/RX FIFO 选择位 ⁽¹⁾ 1 = 发送 FIFO 0 = 接收 FIFO
bit 6	RTREN: 自动 RTR 使能位 1 = 接收到远程发送时, TXREQ 置 1。 0 = 接收到远程发送时, TXREQ 不受影响。
bit 5	RXTSEN: 接收的报文时间戳使能位 ⁽¹⁾ 1 = 捕捉 RAM 中接收到的报文对象的时间戳。 0 = 不捕捉时间戳。
bit 4	TXATIE: 超过发送尝试次数中断允许位 1 = 允许中断 0 = 禁止中断
bit 3	RXOVIE: 溢出中断允许位 1 = 允许在发生溢出事件时产生中断 0 = 禁止在发生溢出事件时产生中断
bit 2	TFERFFIE: 发送/接收 FIFO 空/满中断允许位 TXEN = 1 (FIFO 配置为发送 FIFO) 发送 FIFO 空中断允许 1 = 允许在 FIFO 为空时产生中断 0 = 禁止在 FIFO 为空时产生中断 TXEN = 0 (FIFO 配置为接收 FIFO) 接收 FIFO 满中断允许 1 = 允许在 FIFO 满时产生中断 0 = 禁止在 FIFO 满时产生中断

- 注 1:** 只能在配置模式下修改这些位。
2: 该位在报文完成 (或中止) 或 FIFO 复位时更新。
3: FRESET 在配置模式下置 1, 在正常模式下自动清零。

MCP251863

寄存器 4-29: CiFIFOCONm——FIFO 控制寄存器 m (m = 1 至 31) (续)

bit 1	TFHRFHIE: 发送/接收 FIFO 半空/半满中断允许位 TXEN = 1 (FIFO 配置为发送 FIFO) 发送 FIFO 半空中断允许 1 = 允许在 FIFO 半空时产生中断 0 = 禁止在 FIFO 半空时产生中断 TXEN = 0 (FIFO 配置为接收 FIFO) 接收 FIFO 半满中断允许 1 = 允许在 FIFO 半满时产生中断 0 = 禁止在 FIFO 半满时产生中断
bit 0	TFNRFNIE: 发送/接收 FIFO 未空/非空中断允许位 TXEN = 1 (FIFO 配置为发送 FIFO) 发送 FIFO 未空中断允许 1 = 允许在 FIFO 未空时产生中断 0 = 禁止在 FIFO 未空时产生中断 TXEN = 0 (FIFO 配置为接收 FIFO) 接收 FIFO 非空中断允许 1 = 允许在 FIFO 非空时产生中断 0 = 禁止在 FIFO 非空时产生中断

- 注 1:** 只能在配置模式下修改这些位。
注 2: 该位在报文完成 (或中止) 或 FIFO 复位时更新。
注 3: FRESET 在配置模式下置 1, 在正常模式下自动清零。

寄存器 4-30: CiFIFOSTAm——FIFO 状态寄存器 m (m = 1 至 31)

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 31						bit 24	

U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 23						bit 16	

U-0	U-0	U-0	R-0	R-0	R-0	R-0	R-0	
—	—	—	FIFOCI[4:0] ⁽¹⁾				—	—
bit 15						bit 8		

HS/C-0	HS/C-0	HS/C-0	HS/C-0	HS/C-0	R-0	R-0	R-0
TXABT ⁽²⁾⁽³⁾	TXLARB ⁽²⁾⁽³⁾	TXERR ⁽²⁾⁽³⁾	TXATIF	RXOVIF	TFERFFIF	TFHRFHIF	TFNRFNIF
bit 7						bit 0	

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

bit 31-13 **未实现:** 读为 0

bit 12-8 **FIFOCI[4:0]:** FIFO 报文索引位⁽¹⁾
TXEN = 1 (FIFO 配置为发送 FIFO)
 读取该位域将返回一个索引, 该索引指向 FIFO 下一次尝试发送的报文。
TXEN = 0 (FIFO 配置为接收 FIFO)
 读取该位域将返回一个索引, FIFO 使用该索引保存下一个报文。

bit 7 **TXABT:** 报文中止状态位⁽²⁾⁽³⁾
 1 = 报文中止
 0 = 报文成功完成

bit 6 **TXLARB:** 报文仲裁失败状态位⁽²⁾⁽³⁾
 1 = 报文在发送过程中仲裁失败
 0 = 报文在发送过程中仲裁未失败

bit 5 **TXERR:** 在发送过程中检测到错误位⁽²⁾⁽³⁾
 1 = 发送报文时发生总线错误
 0 = 发送报文时未发生总线错误

bit 4 **TXATIF:** 超过发送尝试次数中断待处理位
TXEN = 1 (FIFO 配置为发送 FIFO)
 1 = 中断待处理
 0 = 中断未处于待处理状态
TXEN = 0 (FIFO 配置为接收 FIFO)
 读为 0

注 1: FIFOCI[4:0]位为FIFO中的报文分配从零开始的索引值。如果FIFO为4个报文深 (FSIZE = 5'h03), 则FIFOCI将根据FIFO的状态从0到3中取值。

2: 当TXREQ置1或使用SPI写0时, 该位清零。

3: 该位在报文完成 (或中止) 或FIFO复位时更新。

MCP251863

寄存器 4-30: CiFIFOSTAm——FIFO 状态寄存器 m (m = 1 至 31) (续)

- bit 3 **RXOVIF:** 接收 FIFO 溢出中断标志位
TXEN = 1 (FIFO 配置为发送 FIFO)
未使用, 读为 0
TXEN = 0 (FIFO 配置为接收 FIFO)
1 = 发生了溢出事件
0 = 未发生溢出事件
- bit 2 **TFERFFIF:** 发送/接收 FIFO 空/满中断标志位
TXEN = 1 (FIFO 配置为发送 FIFO)
发送 FIFO 空中断标志
1 = FIFO 为空
0 = FIFO 非空; 至少有一个报文在排队等待发送
TXEN = 0 (FIFO 配置为接收 FIFO)
接收 FIFO 满中断标志
1 = FIFO 已满
0 = FIFO 不满
- bit 1 **TFHRFHIF:** 发送/接收 FIFO 半空/半满中断标志位
TXEN = 1 (FIFO 配置为发送 FIFO)
发送 FIFO 半空中断标志
1 = FIFO ≤ 半满
0 = FIFO > 半满
TXEN = 0 (FIFO 配置为接收 FIFO)
接收 FIFO 半满中断标志
1 = FIFO ≤ 半满
0 = FIFO < 半满
- bit 0 **TFNRFNIF:** 发送/接收 FIFO 不满/非空中断标志位
TXEN = 1 (FIFO 配置为发送 FIFO)
发送 FIFO 不满中断标志
1 = FIFO 未滿
0 = FIFO 已滿
TXEN = 0 (FIFO 配置为接收 FIFO)
接收 FIFO 非空中断标志
1 = FIFO 非空, 至少包含一个报文
0 = FIFO 为空

- 注 1:** FIFOCI[4:0]位为FIFO中的报文分配从零开始的索引值。如果FIFO为4个报文深 (FSIZE = 5'h03), 则FIFOCI将根据FIFO的状态从0到3中取值。
- 2:** 当TXREQ置1或使用SPI写0时, 该位清零。
- 3:** 该位在报文完成 (或中止) 或FIFO复位时更新。

寄存器 4-31: CiFIFOAm——FIFO 用户地址寄存器 m (m = 1 至 31)

R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x
FIFOA[31:24]							
bit 31				bit 24			

R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x
FIFOA[23:16]							
bit 23				bit 16			

R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x
FIFOA[15:8]							
bit 15				bit 8			

R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x
FIFOA[7:0]							
bit 7				bit 0			

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 31-0

FIFOA[31:0]: FIFO 用户地址位

TXEN = 1 (FIFO 配置为发送 FIFO)

读取该寄存器将返回用于写入下一个报文的地址 (FIFO 头部)。

TXEN = 0 (FIFO 配置为接收 FIFO)

读取该寄存器将返回用于读取下一个报文的地址 (FIFO 尾部)。

注 1: 在配置模式下, 不能保证可以正确读取该位, 应当仅在模块不处于配置模式时访问该位。

MCP251863

寄存器 4-32: CiFLTCONm——过滤器控制寄存器 m (m = 0 至 7)

R/W-0	U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	
FLTEN3	—	—	F3BP[4:0] ⁽¹⁾					
bit 31								bit 24

R/W-0	U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	
FLTEN2	—	—	F2BP[4:0] ⁽¹⁾					
bit 23								bit 16

R/W-0	U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	
FLTEN1	—	—	F1BP[4:0] ⁽¹⁾					
bit 15								bit 8

R/W-0	U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	
FLTEN0	—	—	F0BP[4:0] ⁽¹⁾					
bit 7								bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

- bit 31 **FLTEN3:** 使能过滤器 3 接收报文位
 1 = 使能过滤器
 0 = 禁止过滤器
- bit 30-29 **未实现:** 读为 0
- bit 28-24 **F3BP[4:0]:** 过滤器 3 命中时指向 FIFO 的指针位⁽¹⁾
 1_1111 = 与过滤器匹配的报文存储在 FIFO 31 中
 1_1110 = 与过滤器匹配的报文存储在 FIFO 30 中

 0_0010 = 与过滤器匹配的报文存储在 FIFO 2 中
 0_0001 = 与过滤器匹配的报文存储在 FIFO 1 中
 0_0000 = 保留; FIFO 0 为 TX 队列, 不能接收报文
- bit 23 **FLTEN[2]:** 使能过滤器 2 接收报文位
 1 = 使能过滤器
 0 = 禁止过滤器
- bit 22-21 **未实现:** 读为 0
- bit 20-16 **F2BP[4:0]:** 过滤器 2 命中时指向 FIFO 的指针位⁽¹⁾
 1_1111 = 与过滤器匹配的报文存储在 FIFO 31 中
 1_1110 = 与过滤器匹配的报文存储在 FIFO 30 中

 0_0010 = 与过滤器匹配的报文存储在 FIFO 2 中
 0_0001 = 与过滤器匹配的报文存储在 FIFO 1 中
 0_0000 = 保留; FIFO 0 为 TX 队列, 不能接收报文
- bit 15 **FLTEN1:** 使能过滤器 1 接收报文位
 1 = 使能过滤器
 0 = 禁止过滤器
- bit 14-13 **未实现:** 读为 0

注 1: 仅当禁止相应过滤器 (FLTEN = 0) 时, 才能修改该位。

寄存器 4-32: CiFLTCONm——过滤器控制寄存器 m (m = 0 至 7) (续)

bit 12-8	F1BP[4:0]: 过滤器 1 命中时指向 FIFO 的指针位 ⁽¹⁾ 1_1111 = 与过滤器匹配的报文存储在 FIFO 31 中 1_1110 = 与过滤器匹配的报文存储在 FIFO 30 中 0_0010 = 与过滤器匹配的报文存储在 FIFO 2 中 0_0001 = 与过滤器匹配的报文存储在 FIFO 1 中 0_0000 = 保留; FIFO 0 为 TX 队列, 不能接收报文
bit 7	FLTEN[0]: 使能过滤器 0 接收报文位 1 = 使能过滤器 0 = 禁止过滤器
bit 6-5	未实现: 读为 0
bit 4-0	F0BP[4:0]: 过滤器 0 命中时指向 FIFO 的指针位 ⁽¹⁾ 1_1111 = 与过滤器匹配的报文存储在 FIFO 31 中 1_1110 = 与过滤器匹配的报文存储在 FIFO 30 中 0_0010 = 与过滤器匹配的报文存储在 FIFO 2 中 0_0001 = 与过滤器匹配的报文存储在 FIFO 1 中 0_0000 = 保留; FIFO 0 为 TX 队列, 不能接收报文

注 1: 仅当禁止相应过滤器 (FLTEN = 0) 时, 才能修改该位。

MCP251863

寄存器 4-33: CiFLTOBJm——过滤器对象寄存器 m (m = 0 至 31)

U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	EXIDE	SID11	EID[17:13]				
bit 31							bit 24

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
EID[12:5]							
bit 23							bit 16

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
EID[4:0]				SID[10:8]			
bit 15							bit 8

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
SID[7:0]							
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

- bit 31 **未实现:** 读为 0
- bit 30 **EXIDE:** 扩展标识符使能位
 如果 MIDE = 1:
 1 = 仅匹配带有扩展标识符的报文
 0 = 仅匹配带有标准标识符的报文
- bit 29 **SID11:** 标准标识符过滤位
- bit 28-11 **EID[17:0]:** 扩展标识符过滤位
 在 DeviceNet 模式下, 这些位是用于前 18 个数据位的过滤位。
- bit 10-0 **SID[10:0]:** 标准标识符过滤位

注 1: 仅当禁止过滤器 (CiFLTCON.FLTENm = 0) 时, 才能修改该寄存器。

寄存器 4-34: CiMASKm——屏蔽寄存器 m (m = 0 至 31)

U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	MIDE	MSID11	MEID[17:13]				
bit 31							bit 24

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
MEID[12:5]							
bit 23							bit 16

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
MEID[4:0]				MSID[10:8]			
bit 15							bit 8

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
MSID[7:0]							
bit 7							bit 0

图注:

R = 可读位	W = 可写位	U = 未实现位, 读为0
-n = POR时的值	1 = 置1	0 = 清零
		x = 未知

- bit 31 **未实现:** 读为0
- bit 30 **MIDE:** 标识符接收模式位
1 = 只匹配与过滤器中 **EXIDE** 位对应的报文类型 (标准ID或扩展ID)
0 = 如果过滤器匹配, 则同时匹配标准报文帧和扩展报文帧
- bit 29 **MSID11:** 标准标识符屏蔽位
- bit 28-11 **MEID[17:0]:** 扩展标识符屏蔽位
在DeviceNet模式下, 这些位是用于前18个数据位的屏蔽位。
- bit 10-0 **MSID[10:0]:** 标准标识符屏蔽位

MCP251863

4.3 报文存储器

MCP251863器件包含一个2 KB RAM，用于存储报文对象。有三种不同的报文对象：

- 表4-5：TXQ和TX FIFO使用的发送报文对象。
- 表4-6：RX FIFO使用的接收报文对象。
- 表4-7：TEF对象。

图4-2说明了报文对象如何映射到RAM中。TEF、TXQ和每个FIFO的报文对象数均可配置。图中仅详细显示了FIFO2的报文对象。对于TXQ和每个FIFO而言，每个报文对象（有效负载）的数据字节数可单独配置。

FIFO和报文对象只能在配置模式下配置。

首先分配TEF对象。只有CiCON.STEF = 1时才会保留RAM中的空间。

接下来分配TXQ对象。只有CiCON.TXQEN = 1时才会保留RAM中的空间。

接下来分配FIFO1至FIFO31的报文对象。

这种高度灵活的配置可以有效地使用RAM。

报文对象的地址取决于所选的配置。应用程序不必计算地址。用户地址字段提供要读取或写入的下一个报文对象的地址。

4.3.1 RAM ECC

RAM由纠错码（ECC）保护。ECC逻辑支持单个位错误检测（Single Error Detection, SED）和双位错误检测（Double Error Detection, DED）。

除32个数据位外，SEC/DED还需要7个奇偶校验位。

图4-3给出了ECC逻辑的框图。

4.3.1.1 ECC使能和禁止

可以通过将ECCCON.ECCEN置1来使能ECC逻辑。当使能ECC时，将对写入RAM的数据进行编码，对从RAM读取的数据进行解码。

禁止ECC逻辑时，数据写入RAM，奇偶校验位取自ECCCON.PARITY。这使用户能够测试ECC逻辑。在读取期间，将剔除奇偶校验位，按原样回读数据。

4.3.1.2 RAM写入

在RAM写入期间，编码器计算奇偶校验位并将奇偶校验位加到输入数据。

4.3.1.3 RAM读取

在RAM读取期间，解码器检查来自RAM的输出数据的一致性并删除奇偶校验位。它可以纠正单个位错误并检测双位错误。

图4-2： 报文存储器构成




图4-3： ECC逻辑




表4-5: 发送报文对象 (TXQ和TX FIFO)

字		Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0
T0	31:24	—	—	SID11	EID[17:13]				
	23:16	EID[12:5]							
	15:8	EID[4:0]				SID[10:8]			
	7:0	SID[7:0]							
T1	31:24	SEQ[22:15]							
	23:16	SEQ[14:7]							
	15:8	SEQ[6:0]							ESI
	7:0	FDF	BRS	RTR	IDE	DLC[3:0]			
T2 ⁽¹⁾	31:24	发送数据字节3							
	23:16	发送数据字节2							
	15:8	发送数据字节1							
	7:0	发送数据字节0							
T3	31:24	发送数据字节7							
	23:16	发送数据字节6							
	15:8	发送数据字节5							
	7:0	发送数据字节4							
Ti	31:24	发送数据字节n							
	23:16	发送数据字节n-1							
	15:8	发送数据字节n-2							
	7:0	发送数据字节n-3							

bit T0.31-30 未实现: 读为x

bit T0.29 **SID11**: 在FD模式下, 标准ID可通过r1扩展为12位

bit T0.28-11 **EID[17:0]**: 扩展标识符

bit T0.10-0 **SID[10:0]**: 标准标识符

bit T1.31-9 **SEQ[22:0]**: 用于跟踪发送事件FIFO中已发送报文的序列

bit T1.8 **ESI**: 错误状态指示符

在CAN-CAN网关模式 (CiCON.ESIGM=1) 下, 发送的ESI标志为T1.ESI与CAN FD控制器被动错误状态的“逻辑或”结果。

在正常模式下, **ESI**指示错误状态

1 = 发送节点处于被动错误状态

0 = 发送节点处于主动错误状态

bit T1.7 **FDF**: FD帧; 用于区分CAN与CAN FD格式

bit T1.6 **BRS**: 比特率切换; 选择是否切换数据比特率

bit T1.5 **RTR**: 远程发送请求; 不适用于CAN FD

bit T1.4 **IDE**: 标识符扩展标志; 用于区分基本格式与扩展格式

bit T1.3-0 **DLC[3:0]**: 数据长度码

注 1: 数据字节0-n: 在控制寄存器 (CiFIFOCONm.PLSIZE[2:0]) 中单独配置有效负载大小。

MCP251863

表4-6: 接收报文对象

字		Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0
R0	31:24	—	—	SID11	EID[17:13]				
	23:16	EID[12:5]							
	15:8	EID[4:0]				SID[10:8]			
	7:0	SID[7:0]							
R1	31:24	—	—	—	—	—	—	—	—
	23:16	—	—	—	—	—	—	—	—
	15:8	FILHIT[4:0]					—	—	ESI
	7:0	FDF	BRS	RTR	IDE	DLC[3:0]			
R2 ⁽²⁾	31:24	RXMSGTS[31:24]							
	23:16	RXMSGTS[23:16]							
	15:8	RXMSGTS[15:8]							
	7:0	RXMSGTS[7:0]							
R3 ⁽¹⁾	31:24	接收数据字节3							
	23:16	接收数据字节2							
	15:8	接收数据字节1							
	7:0	接收数据字节0							
R4	31:24	接收数据字节7							
	23:16	接收数据字节6							
	15:8	接收数据字节5							
	7:0	接收数据字节4							
Ri	31:24	接收数据字节n							
	23:16	接收数据字节n-1							
	15:8	接收数据字节n-2							
	7:0	接收数据字节n-3							

bit R0.31-30 未实现: 读为x

bit R0.29 **SID[11]**: 在FD模式下, 标准ID可通过r1扩展为12位

bit R0.28-11 **EID[17:0]**: 扩展标识符

bit R0.10-0 **SID[10:0]**: 标准标识符

bit R1.31-16 未实现: 读为x

bit R1.15-11 **FILHIT[4:0]**: 命中的过滤器; 匹配的过滤器编号

bit R1.10-9 未实现: 读为x

bit R1.8 **ESI**: 错误状态指示符

1 = 发送节点处于被动错误状态

0 = 发送节点处于主动错误状态

bit R1.7 **FDF**: FD帧; 用于区分CAN与CAN FD格式

bit R1.6 **BRS**: 比特率切换; 指示是否切换数据比特率

bit R1.5 **RTR**: 远程发送请求; 不适用于CAN FD

bit R1.4 **IDE**: 标识符扩展标志; 用于区分基本格式与扩展格式

bit R1.3-0 **DLC[3:0]**: 数据长度码

bit R2.31-0 **RXMSGTS[31:0]**: 接收报文时间戳

注 1: RXMOBJ: 数据字节0-n: 在FIFO控制寄存器(CIFIFOCONm.PLSIZE[2:0])中单独配置有效负载大小。

2: R2 (RXMSGTS) 仅存在于CIFIFOCONm.RXTSEN置1的对象中。

表4-7: 发送事件FIFO对象

字		Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0
TE0	31:24	—	—	SID11	EID[17:13]				
	23:16	EID[12:5]							
	15:8	EID[4:0]				SID[10:8]			
	7:0	SID[7:0]							
TE1	31:24	SEQ[22:15]							
	23:16	SEQ[14:7]							
	15:8	SEQ[6:0]							ESI
	7:0	FDF	BRS	RTR	IDE	DLC[3:0]			
TE2 ⁽¹⁾	31:24	TXMSGTS[31:24]							
	23:16	TXMSGTS[23:16]							
	15:8	TXMSGTS[15:8]							
	7:0	TXMSGTS[7:0]							

bit TE0.31-30 **未实现:** 读为x

bit TE0.29 **SID11:** 在FD模式下, 标准ID可通过r1扩展为12位

bit TE0.28-11 **EID[17:0]:** 扩展标识符

bit TE0.10-0 **SID[10:0]:** 标准标识符

bit TE1.31-9 **SEQ[22:0]:** 用于跟踪已发送报文的序列

bit TE1.8 **ESI:** 错误状态指示符

1 = 发送节点处于被动错误状态

0 = 发送节点处于主动错误状态

bit TE1.7 **FDF:** FD帧; 用于区分CAN与CAN FD格式

bit TE1.6 **BRS:** 比特率切换; 选择是否切换数据比特率

bit TE1.5 **RTR:** 远程发送请求; 不适用于CAN FD

bit TE1.4 **IDE:** 标识符扩展标志; 用于区分基本格式与扩展格式

bit TE1.3-0 **DLC[3:0]:** 数据长度码

bit TE2.31-0 **TXMSGTS[31:0]:** 发送报文时间戳⁽¹⁾

注 1: TE2 (TXMSGTS) 仅存在于CITEFCON.TEFTSEN置1的对象中。

MCP251863

5.0 SPI接口

MCP251863 器件可与大多数单片机上提供的串行外设接口端口直接相连。单片机中的SPI必须在8位工作模式下配置为0,0或1,1模式。

SFR和报文存储器(RAM)通过SPI指令访问。图5-1说明了SPI指令的通用格式(SPI模式0,0)。每条指令均以nCS驱动为低电平(nCS的下降沿)开始。4位命令和12位地址在SCK的上升沿移入SDI。在写指令期间,数据位在SCK的上升沿移入SDI。在读指令期间,数据位在SCK的下降沿移出SDO。一条指令可传输一个或多个数据字节。数据位在SCK的下降沿更新,在SCK的上升沿必须有效。每条指令均以nCS驱动为高电平(nCS的上升沿)结束。

有关模式0,0和模式1,1的详细输入和输出时序,请参见图9-1。

表5-1列出了SPI指令及其格式。

- 注 1:** SCK的频率必须小于或等于 $0.85 * SYSCLK$ 频率的一半。这可确保SCK与SYSCLK之间能够正常同步。
- 2:** 为了最大限度地降低休眠电流,MCP251863器件的SDO引脚在器件处于休眠模式时不得悬空。这可以通过在MCP251863器件处于休眠模式时使能MCU内与SDO引脚相连的引脚上的上拉或下拉电阻来实现。

图5-1: SPI指令格式




表5-1: SPI指令

名称	格式	说明
RESET	C = 0b0000; A = 0x000	将内部寄存器复位为默认状态; 选择配置模式。
READ	C = 0b0011; A; D = SDO	从地址A读取SFR/RAM的内容。
WRITE	C = 0b0010; A; D = SDI	将SFR/RAM的内容写入地址A。
READ_CRC	C = 0b1011; A; N; D = SDO; CRC = SDO	从地址A读取SFR/RAM内容。N个数据字节。2字节CRC。基于C、A、N和D计算CRC。
WRITE_CRC	C = 0b1010; A; N; D = SDI; CRC = SDI	将SFR/RAM内容写入地址A。N个数据字节。2字节CRC。基于C、A、N和D计算CRC。
WRITE_SAFE	C = 0b1100; A; D = SDI; CRC = SDI	将SFR/RAM内容写入地址A。写入前校验CRC。基于C、A和D计算CRC。

图注: C = 命令(4位), A = 地址(12位), D = 数据(1至n字节), N = 字节数(1字节), CRC(2字节)

5.1 SFR 访问

SFR访问是面向字节的。可以使用一条指令读取或写入任意数量的数据字节。在每个数据字节后，地址自动递增1。地址从0xFFF计满返回至0x000。

以下SPI指令仅显示不同的位域及其值。每条指令均遵循通用格式，如图5-1所示。

5.1.1 RESET

图5-2说明了RESET指令。该指令从nCS变为低电平开始。命令(C[3:0]=0b0000)后跟地址(A[11:0]=0x000)。该指令在nCS变为高电平时结束。

只有在器件进入配置模式后才能发出RESET指令。所有SFR和状态机都会像上电复位(Power-on Reset, POR)期间一样复位，器件会立即转换为配置模式。

报文存储器不会更改。

当nCS变为高电平时，实际复位在指令结束时发生。

5.1.2 SFR 读指令——READ

图5-3说明了访问SFR时的READ指令。该指令从nCS变为低电平开始。命令(C[3:0]=0b0011)后跟地址(A[11:0])。之后，来自地址A(DB[A])的数据字节移出，接着来自地址A+1(DB[A+1])的数据字节移出。可以读取任意数量的数据字节。该指令在nCS变为高电平时结束。

5.1.3 SFR 写指令——WRITE

图5-4说明了访问SFR时的WRITE指令。该指令从nCS变为低电平开始。命令(C[3:0]=0b0010)后跟地址(A[11:0])。之后，数据字节移入地址A(DB[A])，然后移入地址A+1(DB[A+1])。可以写入任意数量的数据字节。该指令在nCS变为高电平时结束。

注： 必须使用单数据字节SFR WRITE指令写入IOCON寄存器中的位域。

数据字节在第8个数据位之后的SCK下降沿写入寄存器。

图5-3: SFR 读指令




图5-2: RESET 指令





图5-4: SFR 写指令



5.2 报文存储器访问

报文存储器（RAM）访问是面向字的（一次4个字节）。可以使用一条指令读取或写入大小为4个数据字节任意倍数的数据。在每个数据字节后，地址自动递增1。地址从0xBFF计满返回至0x400。

读/写操作必须按字对齐。始终假定地址的低2位为0。无法执行非对齐的读/写操作。

以下SPI指令仅显示不同的位域及其值。每条指令均遵循通用格式，如图5-1所示。

5.2.1 报文存储器读指令——READ

图5-5说明了访问RAM时的READ指令。该指令从nCS变为低电平开始。命令（C[3:0] = 0b0011）后跟地址（A[11:0]）。之后，来自地址A（DB[A]）的数据字节移出，接着来自地址A+1（DB[A+1]）的数据字节移出。该指令在nCS变为高电平时结束。

图5-5: 报文存储器读指令





图5-6: 报文存储器写指令



从RAM读取命令时读取的大小必须始终为4个数据字节的倍数。在地址字段之后以及在SPI上每读取四个数据字节之后，从RAM内部读取字。如果在SDO上读取的大小达到4个数据字节的倍数之前nCS变为高电平，则单片机会丢弃不完整的读取。

5.2.2 报文存储器写指令——WRITE

图5-6说明了访问RAM时的WRITE指令。该指令从nCS变为低电平开始。命令（C[3:0] = 0b0010）后跟地址（A[11:0]）。之后，数据字节移入地址A（DB[A]），然后移入地址A+1（DB[A+1]）。该指令在nCS变为高电平时结束。

写入命令时写入的大小必须始终为4个数据字节的倍数。每4个数据字节之后，在SCK的下降沿，均会写入RAM字。如果在SDI上接收的大小达到4个数据字节的倍数之前nCS变为高电平，则具有不完整字的数据不会写入RAM。

5.3 带CRC的SPI命令

为了在SPI通信期间检测或避免位错误，可以使用带CRC的SPI命令。

5.3.1 CRC计算

CRC计算器与SPI移位寄存器并行工作（见图5-7）。


当nCS置为有效时，CRC计算器复位为0xFFFF。

CRC计算的结果在CRC命令的数据段之后提供。在检测到CRC不匹配的情况下，CRC计算的结果写入CRC寄存器。如果CRC不匹配，则CRC.CRCERRIF置1。

MCP251863器件使用以下发生器多项式：CRC-16/USB（0x8005）。CRC-16可以检测所有单个位和双位错误、所有奇数位数的错误、所有长度小于或等于16的突发错误，以及大多数更长的突发错误。这可以极好地检测系统中可能发生的SPI通信错误，即使是在噪声环境下，也可以极大地降低错误通信的风险。

读取和写入TX或RX报文对象时使用最大数量的数据位。具有64字节数据 + 12字节ID和时间戳的RX报文对象包含76字节（即608位）。相比之下，USB数据包最多包含1024位。CRC-16的汉明距离为4至1024位。

图5-7: CRC计算



5.3.2 带CRC的SFR读指令——READ_CRC

图5-8说明了访问SFR时的READ_CRC指令。该指令从nCS变为低电平开始。命令（C[3:0] = 0b1011）后跟地址（A[11:0]）以及数据字节数（N[7:0]）。之后，来自地址A（DB[A]）的数据字节移出，接着来自地址A+1（DB[A+1]）的数据字节移出。可以读取任意数量的数据字节。接下来，CRC移出（CRC[15:0]）。该指令在nCS变为高电平时结束。

系统将CRC提供给单片机，单片机校验CRC。在MCP251863器件内的READ_CRC命令期间，CRC不匹配时不产生中断。

如果在CRC的最后一个字节移出之前nCS变为高电平，则会生成CRC格式错误中断：CRC.FERRIF。

5.3.3 带CRC的SFR写指令——WRITE_CRC

图5-9说明了访问SFR时的WRITE_CRC指令。该指令从nCS变为低电平开始。命令（C[3:0] = 0b1010）后跟地址（A[11:0]）以及数据字节数（N[7:0]）。之后，数据字节移入地址A（DB[A]），然后移入地址A+1（DB[A+1]）。可以写入任意数量的数据字节。接下来，CRC移入（CRC[15:0]）。该指令在nCS变为高电平时结束。

数据字节移入SDI后，在SCK的下降沿，SFR会写入寄存器。数据字节在CRC校验前写入寄存器。

CRC校验在写访问结束时进行。如果CRC不匹配，则会生成CRC错误中断：CRC.CRCERRIF。

如果在CRC的最后一个字节移入之前nCS变为高电平，则会生成CRC格式错误中断：CRC.FERRIF。

MCP251863

图 5-8: 带 CRC 的 SFR 读指令




图 5-9: 带 CRC 的 SFR 写指令



5.3.4 带 CRC 的 SFR 安全写指令——WRITE_SAFE

该指令确保只将正确的数据写入 SFR。


图 5-10 说明了访问 SFR 时的 WRITE_SAFE 指令。该指令从 nCS 变为低电平开始。命令 (C[3:0] = 0b1100) 后跟地址 (A[11:0])。之后，一个数据字节移入地址 A (DB[A])。接下来，CRC (CRC[15:0]) 移入。该指令在 nCS 变为高电平时结束。

仅在 CRC 校验且匹配时，数据字节才写入 SFR。

如果 CRC 不匹配，则数据字节不会写入 SFR，并会生成 CRC 错误中断：CRC.CRCERRIF。

如果在 CRC 的最后一个字节移入之前 nCS 变为高电平，则会生成 CRC 格式错误中断：CRC.FERRIF。

图 5-10: 带 CRC 的 SFR 安全写指令



5.3.5 带 CRC 的报文存储器读指令——READ_CRC

图 5-11 说明了访问 RAM 时的 READ_CRC 指令。该指令从 nCS 变为低电平开始。命令 (C[3:0] = 0b1011) 后跟地址 (A[11:0]) 以及数据字数 (N[7:0])。之后，来自地址 A (DB[A]) 的数据字节移出，接着来自地址 A+1 (DB[A+1]) 的数据字节移出。接下来，CRC (CRC[15:0]) 移出。该指令在 nCS 变为高电平时结束。

读/写操作必须按字对齐。始终假定地址的低 2 位为 0。无法执行非对齐的读/写操作。

读取命令时读取的大小应始终为 4 个数据字节的倍数。在“N”字段之后以及在 SPI 上每读取四个数据字节之后，从 RAM 内部读取字。如果在 SDO 上读取的大小达到 4 个数据字节的倍数之前 nCS 变为高电平，则单片机会丢弃不完整的读取。

系统将 CRC 提供给单片机，单片机校验 CRC。在 MCP251863 器件内的 READ_CRC 命令期间，CRC 不匹配时不产生中断。

如果在 CRC 的最后一个字节移出之前 nCS 变为高电平，则会生成 CRC 格式错误中断：CRC.FERRIF。

5.3.6 带 CRC 的报文存储器写指令——WRITE_CRC

图 5-12 说明了访问 RAM 时的写指令。该指令从 nCS 变为低电平开始。命令 (C[3:0] = 0b1010) 后跟地址 (A[11:0]) 以及数据字数 (N[7:0])。之后，数据字节移入地址 A (DB[A])，然后移入地址 A+1 (DB[A+1])。接下来，CRC (CRC[15:0]) 移入。该指令在 nCS 变为高电平时结束。

写入命令时写入的大小必须始终为 4 个数据字节的倍数。每 4 个数据字节之后，在 SCK 的下降沿，均会写入 RAM。如果在 SDI 上接收的大小达到 4 个数据字节的倍数之前 nCS 变为高电平，则具有不完整字的数据不会写入 RAM。

CRC 校验在写访问结束时进行。如果 CRC 不匹配，则会产生 CRC 中断：CRC.CRCERRIF。

如果在 CRC 的最后一个字节移入之前 nCS 变为高电平，则会生成 CRC 中断：CRC.FERRIF。

图 5-11: 带 CRC 的报文存储器读指令





图 5-12: 带 CRC 的报文存储器写指令



5.3.7 带 CRC 的报文存储器安全写指令 ——WRITE_SAFE

该指令确保只将正确的数据写入 RAM。

图 5-10 说明了访问 RAM 时的 WRITE_SAFE 指令。该指令从 nCS 变为低电平开始。命令 (C[3:0] = 0b1100) 后跟地址 (A[11:0])。之后，数据字节移入地址 A (DB[A])，然后分别移入地址 A+1 (DB[A+1])、A+2 (DB[A+2])


和 A+3 (DB[A+3])。接下来，CRC (CRC[15:0]) 移入。该指令在 nCS 变为高电平时结束。

仅在 CRC 校验后且发生匹配时，数据字才写入 RAM。

如果 CRC 不匹配，则数据字不会写入 RAM，且会生成 CRC 错误中断：CRC.CRCERRIF。

如果在 CRC 的最后一个字节移入之前 nCS 变为高电平，则会生成 CRC 中断：CRC.FERRIF。

图 5-13: 带 CRC 的报文存储器安全写指令



MCP251863

6.0 振荡器

图6-1给出了MCP251863器件中振荡器的框图。振荡器系统生成SYSCLK，用于CAN FD控制器模块以及RAM访问。CAN FD社区建议使用40或20 MHz SYSCLK。


时钟生成的时间参考可以是外部40、20或4 MHz晶振、陶瓷谐振器或外部时钟。

OSC寄存器控制振荡器。可以使能PLL，将4 MHz时钟乘以10。

内部40/20 MHz可以2分频。

内部生成的时钟可以分频并在CLKO引脚上提供。

图6-1: MCP251863振荡器框图



7.0 I/O 配置

IOCON 寄存器用于配置 I/O 引脚。

- CLKO/SOF: 选择时钟输出或帧起始。
- TXCANOD: TXCAN 可配置为推挽输出或漏极开路输出。漏极开路输出允许用户将多个控制器连接到一起来构建 CAN 网络，无需使用收发器。
- $\overline{\text{INT0}}$ 和 $\overline{\text{INT1}}$ 可配置为 GPIO（具有与 PIC 单片机中相似的寄存器）或者发送和接收中断。
- $\overline{\text{INT0}}/\text{GPIO0}/\text{XSTBY}$ 也可用于自动控制收发器的待机引脚。

- INTOD: 中断引脚可配置为漏极开路或推挽输出。


7.0.1 中断引脚

MCP251863 器件包含三个不同的中断引脚，请参见图 7-1:

- $\overline{\text{INT}}$ 在 CiINT 寄存器中的任何中断发生时置为有效 (xIF 和 xIE)，包括 RX 和 TX 中断。
- $\overline{\text{INT1}}/\text{GPIO1}$ 可配置为 GPIO 或 RX 中断引脚 (CiINT.RXIF 和 RXIE)。
- $\overline{\text{INT0}}/\text{GPIO0}$ 可配置为 GPIO 或 TX 中断引脚 (CiINT.TXIF 和 TXIE)。

所有引脚低电平有效。

图 7-1: 中断引脚



MCP251863

8.0 CAN FD收发器

8.1 收发器的工作模式

收发器支持三种工作模式：掉电、待机和正常模式。这些模式可通过STBY引脚进行选择。有关工作模式的说明，请参见图8-1和表8-1。

图8-1: 工作模式




表8-1: 工作模式

模式	输入		输出	
	STBY	引脚TXD	CAN FD 驱动器	引脚RXD
掉电	X ⁽¹⁾	X ⁽¹⁾	隐性	隐性
待机	高电平	X ⁽¹⁾	隐性	有效 ⁽²⁾
正常	低电平	低电平	显性	低电平
	低电平	高电平	隐性	高电平

注 1: 无关
注 2: 仅在唤醒时反映总线的状态

8.1.1 正常模式

STBY引脚为低电平且TXD引脚为高电平时将选择正常模式。在这种模式下，收发器能够通过CANH和CANL总线发送和接收数据（见图1-1）。输出驱动器级处于激活状态，将来自TXD输入的数据驱动到CAN总线。高速比较器（High-Speed Comparator, HSC）将总线上的模拟数据转换为数字数据，然后输出到RXD引脚。总线偏置设置为 $V_{VCC}/2$ ，并且VCC的欠压监视激活。


总线上输出信号的斜率得到控制和优化，确保实现最低的电磁辐射（EME）。

要在正常工作模式下切换器件，请将STBY引脚设置为低电平，并将TXD引脚设置为高电平（见表8-1和图8-2）。STBY引脚向VIO提供一个上拉电阻，可在该引脚断开时确保达到一个确定的电平。

请注意，只要TXD接地，器件就不能进入正常模式。

下图描述了切换到正常模式的情况。

图 8-2: 从待机模式切换到正常模式



8.1.2 待机模式

STBY 引脚为高电平时将选择待机模式。在这种模式下，收发器不能通过总线发送或正确接收数据。发送器和高速比较器（HSC）将关闭以减少电流消耗。

8.1.2.1 通过 CAN 总线进行远程唤醒

在待机模式下，总线将偏置至地，以将电流消耗降至最低。MCP251863 监视总线上是否出现 ISO 11898-2: 2016 中规定的专用唤醒模式时唤醒。显性钳位总线等因素、噪声、总线尖峰、汽车瞬变或 EMI 都会触发虚假唤醒事件，而上述过滤功能可以有效避免此类事件。


唤醒模式由最少两个连续的持续时间至少为 t_{Filter} 的显性总线电平组成，这两个显性总线电平之间由一个持续时间至少为 t_{Filter} 的隐性总线电平隔开。短于 t_{Filter} 的显性或隐性总线电平始终会被忽略。必须在总线唤醒超时时间 t_{Wake} 内收到完整的显性-隐性-显性模式，才能视为有效的唤醒模式，如图 8-3 所示。否则，内部唤醒逻辑将复位，随后必须重新发送完整的唤醒模式才能触发唤醒事件。RXD 引脚保持高电平，直到检测到有效的唤醒事件。

在正常模式下，如果处于 VCC 欠压条件或在 t_{Wake} 内未收到完整的唤醒模式，RXD 引脚不会发出唤醒信号。

当在总线上检测到有效的 CAN 唤醒模式时，RXD 引脚切换为低电平以发出唤醒请求。在单片机强制拉低 STBY 引脚后才会触发切换到正常模式。

MCP251863

图 8-3: 总线唤醒模式 (WUP) 在待机模式下的时序



8.2 故障保护功能

8.2.1 TXD 显性超时功能

当TXD引脚设置为低电平时，TXD显性超时定时器将启动。如果TXD引脚的低电平状态持续时间长于 $t_{to(dom)TXD}$ ，则发送器将被禁止，总线将释放为隐性状态。该功能可防止硬件和/或软件应用故障将总线驱动为恒显性状态（阻止所有网络通信）。当TXD引脚设置为高电平时，TXD显性超时定时器将复位。如果TXD引脚的低电平状态持续时间长于 $t_{to(dom)TXD}$ ，则TXD引脚设置为高电平的时间必须长于 $4\ \mu s$ ，才能复位TXD显性超时定时器。

8.2.2 TXD 和 STBY 输入引脚的内部上拉结构

TXD和STBY引脚为VIO提供内部上拉。这可以在一个引脚悬空或两个引脚均悬空时确保安全、确定的状态。上拉电流在所有状态下流入这些引脚，这意味着所有引脚在待机模式期间应处于高电平状态，以最大限度地降低电流消耗。

8.2.3 VCC 引脚欠压检测

如果 V_{VCC} 或 V_{VIO} 降至其欠压检测值（ $V_{uvd(VCC)}$ 和 $V_{uvd(VIO)}$ ）以下（见第9.4节“CAN FD收发器特性”），则收发器将关闭并脱离总线，直至 V_{VCC} 和 V_{VIO} 恢复。低功耗唤醒比较器仅在VCC和VIO欠压期间关闭。STBY引脚的逻辑状态将被忽略，直至 V_{VCC} 电压或 V_{VIO} 电压恢复。

8.2.4 仅在出现专用唤醒模式时执行总线唤醒


由于采用了唤醒过滤机制，MCP251863不会在总线长时间处于显性阶段时唤醒，而是仅在出现ISO 11898-2: 2016中规定的专用唤醒模式时唤醒。要执行有效唤醒，必须通过总线接收到最少两个连续的持续时间至少为 t_{Filter} 的显性总线电平，并由一个持续时间至少为 t_{Filter} 的隐性总线电平隔开。短于 t_{Filter} 的显性或隐性总线电平始终会被忽略。必须在总线唤醒超时时间 t_{Wake} 内收到完整的显性-隐性-显性模式，才能视为有效的唤醒模式，如图8-3所示。这种滤波功能可以提高抗EMI和抗瞬变能力，并且显著降低总线意外唤醒的风险。

8.2.5 过热保护

输出驱动器具有过热保护功能。如果结温超过关断结温 T_{Jsd} ，则输出驱动器将被禁止，直至结温降至 T_{Jsd} 以下且TXD引脚恢复高电平。TXD条件可确保避免因温度漂移引起输出驱动器振荡的情况。

MCP251863

图8-4: 过热后的传输释放过程




8.2.6 总线引脚短路保护

CANH和CANL总线输出具有针对GND或正电源电压的短路保护功能。限流电路可防止损坏收发器。如果器件因CANH或CANL连续短路而发热，内部过热保护将关闭总线发送器。

8.2.7 RXD隐性钳位

如果RXD被钳位为高电平（即隐性），则该故障保护功能可防止控制器在总线上发送数据。也就是说，如果RXD引脚由于与VCC短接等原因而无法发出显性总线条件的信号，则MCP251863中的发送器将被禁止以避免总线上可能的数据冲突。在正常模式下，器件将始终比较高速比较器（HSC）和RXD引脚的状态。如果HSC指示显性总线状态的时间长于 $t_{RC\ det}$ 且在此期间RXD引脚不具有相同的状态，则将检测到钳位情形并将收发器强制为静默模式。进入待机模式或掉电模式或者RXD引脚再次指示显性电平（即低电平）时，可以释放此故障保护模式。

图 8-5: RXD 隐性钳位检测



MCP251863

9.0 电气规范

9.1 绝对最大值^(†)

CANH和CANL的直流电压 (V_{CANH} 和 V_{CANL})	-27V至+42V
CANH和CANL的瞬态电压 (符合ISO 7637第2部分) (V_{CANH} 和 V_{CANL})	-150V至+100V
最大差分总线电压 (V_{Diff})	-5V至+18V
VDD	-0.3V至6.0V
VCC	-0.3V至5.5V
所有其他CAN FD控制器引脚相对于GND的直流电压	-0.3V至VDD + 0.3V
所有其他CAN FD收发器引脚相对于GND的直流电压	-0.3V至VCC + 0.3V
CAN FD控制器虚拟结温 (T_{vj}) (IEC60747-1)	-40°C至+165°C
CAN FD收发器虚拟结温 (T_{vj})	-40°C至+175°C
引脚CANH和CANL的ESD (符合IBEE CAN EMC) —— 测试规范遵循IEC 61000-4-2	±8 kV
接地引脚CANH和CANL的ESD (HBM, 遵循STM5.1, 1.5 kΩ/100 pF)	±6 kV
引脚焊接温度 (10秒)	+300°C
所有引脚上的ESD保护 (IEC 801; 人体模型)	±4 kV
所有引脚上的ESD保护 (IEC 801; 机器模型)	±100V
所有引脚上的ESD保护 (IEC 801; 充电设备模型)	±750V

† 注: 如果器件的工作条件超过上述“最大值”, 可能对器件造成永久性损坏。上述值仅代表极限工作条件, 未表明器件处于或超过本规范指定的极限值条件下仍可正常工作。器件长时间工作在最大值条件下, 其可靠性可能受到影响。

9.2 温度规范

参数	符号	最小值	典型值	最大值	单位
温度范围——E型					
工作温度范围	T _A	-40	—	+125	°C
储存温度范围	T _A	-55	—	+150	°C
总线驱动器热关断	T _{vJsd}	150	—	195	°C
热关断迟滞	T _{vJsd hys}	—	15	—	°C
温度范围——H型					
工作温度范围	T _A	-40	—	+150	°C
储存温度范围	T _A	-55	—	+150	°C
总线驱动器热关断	T _{vJsd}	170	—	195	°C
热关断迟滞	T _{vJsd hys}	—	15	—	°C
封装热阻					
SSOP-28的热阻	θ _{JA}	—	85	—	K/W

9.3 CAN FD 控制器特性

表9-2: 直流特性

直流规范		电气特性: 扩展级 (E) : $T_{AMB} = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$; 高温 (H) : $T_{AMB} = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$; $V_{DD} = 2.7\text{V}$ 至 5.5V				
符号	特性	最小值	典型值	最大值	单位	条件/备注
VDD 引脚						
VDD	电压范围	2.7	—	5.5	V	确保RAM数据保持
Vporh	上电复位电压	—	—	2.65	V	器件释放POR前VDD上的最高电压
Vporl	上电复位电压	2.2	—	—	V	器件置为POR前VDD上的最低电压
SVDD	用于确保POR的 VDD上升率	0.05	—	—	V/ms	注1
IDD	电源电流	—	15	20	mA	40 MHz SYSCCLK, 20 MHz SPI活动
IDDS	休眠电流	—	15	60	μA	时钟停止 $T_{AMB} \leq +85^{\circ}\text{C}$ (注1)
		—	—	600	—	时钟停止 $T_{AMB} \leq +150^{\circ}\text{C}$
IDDLPM	LPM 电流	—	4	10	μA	数字逻辑掉电
数字输入引脚						
VIH	高电平输入电压	0.7 VDD	—	$V_{DD} + 0.3$	V	
VIL	低电平输入电压	-0.3	—	0.3 VDD	V	
VOSCPP	OSC1检测电压	0.5	—	—	V	OSC1 引脚上的最小峰-峰值电压 (注1)
ILI	输入泄漏电流					
	OSC1	-5	—	+5	μA	
	所有其他引脚	-1	—	+1	μA	
数字输出引脚						
VOH	高电平输出电压	$V_{DD} - 0.7$	—	—	V	$I_{OH} = -2\text{ mA}$, $V_{DD} = 2.7\text{V}$
VOL	低电平输出电压					
	TXCAN	—	—	0.6	V	$I_{OL} = 8\text{ mA}$, $V_{DD} = 2.7\text{V}$
	所有其他引脚	—	—	0.6	V	$I_{OL} = 2\text{ mA}$, $V_{DD} = 2.7\text{V}$

注 1: 表征值, 未经完全测试。

MCP251863

表9-3: CLKOUT和SOF交流特性

交流规范		电气特性: 扩展级 (E): TAMB = -40°C至+125°C; 高温 (H): TAMB = -40°C至+150°C; VDD = 2.7V至5.5V				
符号	特性	最小值	典型值	最大值	单位	条件/备注
TCLKOH	CLKO输出高电平时间	8	—	—	ns	40 MHz时 (注1)
TCLKOL	CLKO输出低电平时间	8	—	—	ns	注1
TCLKOR	CLKO输出上升时间	—	—	5	ns	注1
TCLKOF	CLKO输出下降时间	—	—	5	ns	注1
TSOFH	SOF输出高电平时间	—	31 TOSC	—	ns	注2
TSOFPD	SOF传播延时: RXCAN下降沿到SOF上升沿的时间	—	1 TOSC	—	ns	注2

注 1: 表征值, 未经完全测试。

2: 仅供设计参考。

表9-4: 晶振交流特性

交流规范		电气特性: 扩展级 (E): TAMB = -40°C至+125°C; 高温 (H): TAMB = -40°C至+150°C; VDD = 2.7V至5.5V				
符号	特性	最小值	典型值	最大值	单位	条件/备注
FOSC1,CLKI	OSC1输入频率	2	40	40	MHz	外部数字时钟
FOSC1,4M	OSC1输入频率	4 - 0.5%	4	4 + 0.5%	MHz	4 MHz晶振/谐振器 (注1)
FDRIPT	SYSCLK频率漂移	—	—	10	ppm	4 MHz时, 因内部PLL额外引起的SYSCLK频率漂移 (注1)
FOSC1,20M	OSC1输入频率	20 - 0.5%	20	20 + 0.5%	MHz	20 MHz晶振/谐振器 (注1)
FOSC1,40M	OSC1输入频率	40 - 0.5%	40	40 + 0.5%	MHz	40 MHz晶振/谐振器 (注1)
TOSC1	TOSC1=1/FOSC1,x	25	—	—	ns	
TOSC1H	OSC1输入高电平时间	0.45 * TOSC	—	0.55 * TOSC	ns	注1
TOSC1L	OSC1输入低电平时间	0.45 * TOSC	—	0.55 * TOSC	ns	注1
TOSC1R	OSC1输入上升时间	—	—	20	ns	注2
TOSC1F	OSC1输入下降时间	—	—	20	ns	注2
DCOSC1	OSC1的占空比	45	50	55	%	外部时钟占空比要求 (注1)
TOSCSTAB	振荡器稳定周期	—	—	3	ms	从POR到最终频率 (注1)
TOSCSLEEP	从休眠到振荡器稳定的时间	—	—	3	ms	从休眠到最终频率 (注1)
GM,4M	跨导	1470	—	2210	μA/V	4 MHz晶振 (注2)
GM,40M	跨导	2040	—	3060	μA/V	40 MHz晶振 (注2)

注 1: 表征值, 未经完全测试。

2: 仅供设计参考。

表9-5: CAN 比特率

交流规范		电气特性: 扩展级 (E): $T_{AMB} = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$; 高温 (H): $T_{AMB} = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$; $V_{DD} = 2.7\text{V}$ 至 5.5V				
符号	特性	最小值	典型值	最大值	单位	条件/备注
BRNOM	标称比特率	0.125	0.5	1	Mbps	
BRDATA	数据比特率	0.5	2	8	Mbps	$BRDATA \geq BRNOM$

注 1: 测试的比特率。器件允许配置更多的比特率, 包括比上述最小值更小的比特率。

表9-6: CAN RX 滤波器交流特性

交流规范		电气特性: 扩展级 (E): $T_{AMB} = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$; 高温 (H): $T_{AMB} = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$; $V_{DD} = 2.7\text{V}$ 至 5.5V				
符号	特性	最小值	典型值	最大值	单位	条件/备注
T _{PROP}	滤波器传播延时	—	1	—	ns	注2
T _{FILTER}	滤波时间	50 80 130 225	—	100 140 220 390	ns	T00FILTER T01FILTER T10FILTER T11FILTER 注3
T _{REVOERY}	使输出再次变为高电平所需的最小输入高电平时间	5	—	—	ns	注2

注 1: 表征值, 未经完全测试。

2: 仅供设计参考。

3: RXCAN 上短于最小 T_{FILTER} 时间的脉冲将被忽略; 长于最大 T_{FILTER} 时间的脉冲将唤醒器件。


MCP251863

表9-7: SPI交流特性

交流规范		电气特性: 扩展级 (E) : TAMB = -40°C至+125°C; 高温 (H) : TAMB = -40°C至+150°C, VDD = 2.7V至5.5V					
参数	符号	特性	最小值	典型值	最大值	单位	条件
	F _{SCK}	SCK输入频率	—	—	17	MHz	注3
	T _{SCK}	SCK周期, T _{SCK} =1/F _{SCK}	59	—	—	ns	注3
1	T _{SCKH}	SCK高电平时间	20	—	—	ns	
2	T _{SCKL}	SCK低电平时间	20	—	—	ns	
3	T _{SCKR}	SCK上升时间	—	—	100	ns	注2
4	T _{SCKF}	SCK下降时间	—	—	100	ns	注2
5	T _{CS2sck}	nCS ↓到SCK ↑的时间	T _{SCK} /2	—	—	ns	
6	T _{SCK2cs}	SCK ↑到nCS ↑的时间	T _{SCK}	—	—	ns	
7	T _{SDI2sck}	SDI建立时间: SDI ↓到SCK ↑的时间	5	—	—	ns	
8	T _{SCK2SDI}	SDI保持时间: SCK ↑到SDI ↓的时间	5	—	—	ns	
9	T _{SCK2SDO}	SDO有效时间: SCK ↓到SDO ↓的时间	—	—	20	ns	CLOAD = 50 pF
10	T _{CS2sdoz}	SDO高阻态时间: nCS ↑到SDO高阻态的时间	—	—	2 T _{SCK}	ns	CLOAD = 50 pF
11	T _{csd}	nCS ↑到nCS ↓的时间	T _{SCK}	—	—	ns	注2

- 注 1: 表征值; 未经完全测试。
 注 2: 仅供设计参考。
 注 3: F_{SCK}必须小于或等于0.85*(F_{SYSClk}/2)。

图9-1: SPI I/O时序



9.4 CAN FD收发器特性

表9-8: 电气特性

参数	符号	最小值	典型值	最大值	单位	条件
电气规范: 除非另外说明, 否则1级: $T_{amb} = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$, 0级: $T_{amb} = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$; $T_{VJ} \leq 170^{\circ}\text{C}$; $V_{VCC} = 4.5\text{V}$ 至 5.5V ; $R_L = 60\Omega$, $C_L = 100\text{pF}$; 所有电压都是相对于地定义的; 正电流流入IC。						
电源, 引脚VCC						
电源电压	V_{VCC}	4.5	—	5.5	V	
正常模式下的电源电流	I_{VCC_rec}	2	—	5	mA	隐性, $V_{TXD} = V_{VIO}$
	I_{VCC_dom}	30	50	70	mA	显性, $V_{TXD} = 0\text{V}$
	I_{VCC_short}	—	—	85	mA	CANH与CANL短接(注1)
待机模式下的电源电流	I_{VCC_STBY}	—	—	12	μA	$V_{CC} = V_{VIO}$, $V_{TXD} = V_{VIO}$
	I_{VCC_STBY}	—	7	—	μA	$T_a = 25^{\circ}\text{C}$ (注3)
引脚VCC的欠压检测阈值	$V_{uvd(VCC)}$	2.75	—	4.5	V	
I/O电压适配器电源, 引脚VIO						
引脚VIO的电源电压	V_{VIO}	2.8	—	5.5	V	
引脚VIO的电源电流	I_{VIO_rec}	10	80	250	μA	正常模式 隐性, $V_{TXD} = V_{VIO}$
	I_{VIO_dom}	50	350	500	μA	正常模式 显性, $V_{TXD} = 0\text{V}$
	I_{VIO_STBY}	—	—	1	μA	待机模式
引脚VIO的欠压检测阈值	$V_{uvd(VIO)}$	1.1	—	2.7	V	
模式控制输入, 引脚STBY						
高电平输入电压	V_{IH}	$0.7 \times V_{VIO}$	—	$V_{VIO} + 0.3$	V	
低电平输入电压	V_{IL}	-0.3	—	$0.3 \times V_{VIO}$	V	
VCC的上拉电阻	R_{pu}	75	125	175	k Ω	$V_{STBY} = 0\text{V}$
高电平泄漏电流	I_L	-2	—	+2	μA	$V_{STBY} = V_{VIO}$
CAN发送数据输入, 引脚TXD						
高电平输入电压	V_{IH}	$0.7 \times V_{VIO}$	—	$V_{VIO} + 0.3$	V	
低电平输入电压	V_{IL}	-0.3	—	$0.3 \times V_{VIO}$	V	
VCC的上拉电阻	R_{TXD}	20	35	50	k Ω	$V_{TXD} = 0\text{V}$
高电平泄漏电流	I_{TXD}	-2	—	+2	μA	正常模式, $V_{TXD} = V_{VIO}$
输入电容	C_{TXD}	—	5	10	pF	注3
CAN接收数据输出, 引脚RXD						
高电平输出电流	I_{OH}	-8	—	-1	mA	正常模式, $V_{RXD} = V_{VIO} - 0.4\text{V}$, $V_{VIO} = V_{VCC}$
低电平输出电流, 总线呈显性	I_{OL}	2	—	12	mA	正常模式, $V_{RXD} = 0.4\text{V}$, 总线呈显性
总线, 引脚CANH和CANL						

注 1: 经100%相关性测试

2: 通过样片测得的表征值

3: 设计参数

MCP251863

表9-8: 电气特性 (续)

电气规范: 除非另外说明, 否则1级: $T_{amb} = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$, 0级: $T_{amb} = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$; $T_{VJ} \leq 170^{\circ}\text{C}$; $V_{VCC} = 4.5\text{V}$ 至 5.5V ; $R_L = 60\Omega$, $C_L = 100\text{pF}$; 所有电压都是相对于地定义的; 正电流流入IC。

参数	符号	最小值	典型值	最大值	单位	条件
单端显性输出电压	$V_{O(dom)}$	2.75	3.5	4.5	V	$V_{TXD} = 0\text{V}$, $t < t_{to(dom)TXD}$ $R_L = 50\Omega$ 至 65Ω 引脚CANH (注1)
		0.5	1.5	2.25	V	$V_{TXD} = 0\text{V}$, $t < t_{to(dom)TXD}$ $R_L = 50\Omega$ 至 65Ω 引脚CANL (注1)
发送器电压对称性	V_{Sym}	0.9	1.0	1.1		$V_{Sym} = (V_{CANH} + V_{CANL}) / V_{VCC}$, 分裂端接, $R_L = 2 \times 30\Omega$, $C_{Split} = 4.7\text{nF}$ (注3)
总线差分输出电压	V_{Diff}	1.5	—	3	V	$V_{TXD} = 0\text{V}$, $t < t_{to(dom)TXD}$ $R_L = 45\Omega$ 至 65Ω
		1.5	—	3.3	V	$R_L = 70\Omega$ (注3)
		1.5	—	5	V	$R_L = 2240\Omega$ (注3)
		-50	—	+50	mV	正常模式: $V_{VCC} = 4.75\text{V}$ 至 5.25V $V_{TXD} = V_{VIO}$, 隐性, 无负载
		-200	—	+200	mV	待机模式: $V_{VCC} = 4.75\text{V}$ 至 5.25V $V_{TXD} = V_{VIO}$, 隐性, 无负载
单端隐性输出电压	$V_{O(rec)}$	2	0.5* V_{VCC}	3	V	正常模式, $V_{TXD} = V_{VIO}$, 无负载
	$V_{O(rec)}$	-0.1	—	+0.1	V	待机模式, $V_{TXD} = V_{VIO}$, 无负载
差分接收器阈值电压	$V_{th(RX)dif}$	0.5	0.7	0.9	V	正常模式 (HSC), $V_{cm(CAN)} = -27\text{V}$ 至 $+27\text{V}$
	$V_{th(RX)dif}$	0.4	0.7	1.1	V	待机模式 (WUC), $V_{cm(CAN)} = -27\text{V}$ 至 $+27\text{V}$ (注1)
差分接收器滞后电压	$V_{hys(RX)dif}$	50	120	200	mV	正常模式 (HSC), $V_{cm(CAN)} = -27\text{V}$ 至 $+27\text{V}$ (注1)
显性输出电流	$I_{IO(dom)}$	-75	—	-35	mA	$V_{TXD} = 0\text{V}$, $t < t_{to(dom)TXD}$, $V_{VCC} = 5\text{V}$ 引脚CANH, $V_{CANH} = -5\text{V}$
		35	—	75	mA	$V_{TXD} = 0\text{V}$, $t < t_{to(dom)TXD}$, $V_{VCC} = 5\text{V}$ 引脚CANL, $V_{CANL} = +40\text{V}$
隐性输出电流	$I_{IO(rec)}$	-5	—	+5	mA	正常模式, $V_{TXD} = V_{VIO}$, 无负载, $V_{CANH} = V_{CANL} = -27\text{V}$ 至 $+32\text{V}$

注 1: 经 100% 相关性测试

2: 通过样片测得的表征值

3: 设计参数

表9-8: 电气特性 (续)

电气规范: 除非另外说明, 否则1级: $T_{amb} = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$, 0级: $T_{amb} = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$; $T_{VJ} \leq 170^{\circ}\text{C}$; $V_{VCC} = 4.5\text{V}$ 至 5.5V ; $R_L = 60\Omega$, $C_L = 100\text{pF}$; 所有电压都是相对于地定义的; 正电流流入IC。						
参数	符号	最小值	典型值	最大值	单位	条件
泄漏电流	$I_{IO(Leak)}$	-5	0	+5	μA	$V_{VCC} = V_{VIO} = 0\text{V}$, $V_{CANH} = V_{CANL} = 5\text{V}$
	$I_{IO(Leak)}$	-5	0	+5	μA	$V_{CC} = V_{IO}$ (连接至GND), $R = 47\text{k}\Omega$ $V_{CANH} = V_{CANL} = 5\text{V}$ (注3)
输入电阻	R_i	9	15	28	$\text{k}\Omega$	$V_{CANH} = V_{CANL} = 4\text{V}$
	R_i	9	15	28	$\text{k}\Omega$	$-2\text{V} \leq V_{CANH} \leq +7\text{V}$, $-2\text{V} \leq V_{CANL} \leq +7\text{V}$ (注3)
输入电阻偏差	ΔR_i	-1	0	+1	%	CANH与CANL之间 $V_{CANH} = V_{CANL} = 4\text{V}$ (注1)
	ΔR_i	-1	0	+1	%	CANH与CANL之间 $-2\text{V} \leq V_{CANH} \leq +7\text{V}$, $-2\text{V} \leq V_{CANL} \leq +7\text{V}$ (注3)
差分输入电阻	$R_{i(dif)}$	18	30	56	$\text{k}\Omega$	$V_{CANH} = V_{CANL} = 4\text{V}$ (注1)
	$R_{i(dif)}$	18	30	56	$\text{k}\Omega$	$-2\text{V} \leq V_{CANH} \leq +7\text{V}$, $-2\text{V} \leq V_{CANL} \leq +7\text{V}$ (注3)
共模输入电容	$C_{i(cm)}$	—	—	20	pF	$f = 500\text{kHz}$, CANH和CANL相对于GND (注3)
差分输入电容	$C_{i(dif)}$	—	—	10	pF	$f = 500\text{kHz}$, CANH与CANL之间 (注3)
隐性状态检测的差分总线电压范围	V_{Diff_rec}	-3	—	+0.5	V	正常模式 (HSC) $-27\text{V} \leq V_{CANH} \leq +27\text{V}$, $-27\text{V} \leq V_{CANL} \leq +27\text{V}$ (注3)
	V_{Diff_rec}	-3	—	+0.4	V	待机模式 (WUC) $-27\text{V} \leq V_{CANH} \leq +27\text{V}$, $-27\text{V} \leq V_{CANL} \leq +27\text{V}$ (注3)
显性状态检测的差分总线电压范围	V_{Diff_dom}	0.9	—	8.0	V	正常模式 (HSC) $-27\text{V} \leq V_{CANH} \leq +27\text{V}$, $-27\text{V} \leq V_{CANL} \leq +27\text{V}$ (注3)
	V_{Diff_dom}	1.15	—	8.0	V	待机模式 (WUC) $-27\text{V} \leq V_{CANH} \leq +27\text{V}$, $-27\text{V} \leq V_{CANL} \leq +27\text{V}$ (注3)
收发器时序, 引脚CANH、CANL、TXD和RXD, 请参见图9-2和图9-4						
从TXD到总线呈显性的延时	$t_d(\text{TXD-busdom})$	40	—	130	ns	正常模式 (注2)
从TXD到总线呈隐性的延时	$t_d(\text{TXD-busrec})$	40	—	130	ns	正常模式 (注2)
从总线呈显性到RXD的延时	$t_d(\text{busdom-RXD})$	20	—	100	ns	正常模式 (注2)
从总线呈显性到RXD的延时	$t_d(\text{busrec-RXD})$	20	—	100	ns	正常模式 (注2)

注 1: 经100%相关性测试

注 2: 通过样片测得的表征值

注 3: 设计参数

MCP251863

表9-8: 电气特性 (续)

电气规范: 除非另外说明, 否则1级: $T_{amb} = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$, 0级: $T_{amb} = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$; $T_{VJ} \leq 170^{\circ}\text{C}$; $V_{VCC} = 4.5\text{V}$ 至 5.5V ; $R_L = 60\Omega$, $C_L = 100\text{pF}$; 所有电压都是相对于地定义的; 正电流流入IC。						
参数	符号	最小值	典型值	最大值	单位	条件
TXD到RXD的传播延时	$t_{PD(TXD-RXD)}$	40	—	210	ns	正常模式, 引脚TXD的上升沿 $R_L = 60\Omega$, $C_L = 100\text{pF}$
		40	—	200	ns	正常模式, 引脚TXD的下降沿 $R_L = 60\Omega$, $C_L = 100\text{pF}$
	$t_{PD(TXD-RXD)}$	—	—	300	ns	正常模式, 引脚TXD的上升沿 $R_L = 150\Omega$, $C_L = 100\text{pF}$ (注3)
		—	—	300	ns	正常模式, 引脚TXD的下降沿 $R_L = 150\Omega$, $C_L = 100\text{pF}$ (注3)
TXD显性超时时间	$t_{to(dom)TXD}$	0.8	—	3	ms	$V_{TXD} = 0\text{V}$, 正常模式
总线唤醒超时时间	t_{Wake}	0.8	—	3	ms	待机模式
最短显性/隐性总线唤醒时间	t_{Filter}	0.5	3	3.8	μs	待机模式
从待机模式切换到正常模式的延时	$t_{del(stby-norm)}$	—	—	47	μs	引脚STBY的下降沿
从正常模式切换到待机模式的延时	$t_{del(norm-stby)}$	—	—	5	μs	引脚STBY的上升沿 (注3)
隐性错位状态检测的去抖时间	t_{RC_det}	—	90	—	ns	$V(\text{CANH-CANL}) > 900\text{mV}$ RXD = 高电平 (注3)
较高比特率的收发器时序, 引脚CANH、CANL、TXD和RXD, 请参见图9-2和图9-4						
引脚RXD的隐性位时间	$t_{Bit(RXD)}$	400	—	550	ns	正常模式, $t_{Bit(TXD)} = 500\text{ns}$ $R_L = 60\Omega$, $C_L = 100\text{pF}$ (注1)
		120	—	220	ns	正常模式, $t_{Bit(TXD)} = 200\text{ns}$ $R_L = 60\Omega$, $C_L = 100\text{pF}$
总线的隐性位时间	$t_{Bit(Bus)}$	435	—	530	ns	正常模式, $t_{Bit(TXD)} = 500\text{ns}$ $R_L = 60\Omega$, $C_L = 100\text{pF}$ (注1)
		155	—	210	ns	正常模式, $t_{Bit(TXD)} = 200\text{ns}$ $R_L = 60\Omega$, $C_L = 100\text{pF}$
接收器时序对称性	Δt_{Rec}	-65	—	+40	ns	正常模式, $t_{Bit(TXD)} = 500\text{ns}$ $\Delta t_{Rec} = t_{Bit(RXD)} - t_{Bit(Bus)}$ $R_L = 60\Omega$, $C_L = 100\text{pF}$ (注1)
		-45	—	+15	ns	正常模式, $t_{Bit(TXD)} = 200\text{ns}$ $\Delta t_{Rec} = t_{Bit(RXD)} - t_{Bit(Bus)}$ $R_L = 60\Omega$, $C_L = 100\text{pF}$

注 1: 经100%相关性测试

2: 通过样片测得的表征值

3: 设计参数

图9-2: MCP251863 CAN FD收发器的时序测试电路






图9-3: CAN FD收发器时序图1



MCP251863

图9-4: CAN FD收发器时序图2



10.0 典型性能曲线

注： 以下图表为基于有限数量样片的统计结果，仅供参考。此处列出的性能特性未经测试，我们不做保证。一些图表中列出的数据可能超出规定的工作范围（例如，超出了规定的电源范围），因此不在担保范围内。

10.1 CAN FD 控制器




图10-1: 平均IDDS——温度曲线




图10-2: 平均IDDLPM——温度曲线


MCP251863

11.0 封装信息


11.1 封装标识信息

28 引脚 SSOP* (5.30 mm)

示例




部件编号	代码
MCP251863T-E/SSVAO	E
MCP251863T-H/SSVAO	H



图注:	XX...X 客户指定信息
	Y 年份代码 (日历年的最后一位数字)
	YY 年份代码 (日历年的最后两位数字)
	WW 星期代码 (一月一日的星期代码为“01”)
	NNN 由字母数字组成的追踪代码
	(e3) 雾锡 (Sn) 的 JEDEC 无铅标志
	* 本封装为无铅封装。JEDEC 无铅标志 (e3) 标示于此种封装的外包装上。
注:	Microchip 部件编号如果无法在同一行内完整标注, 将换行标出, 因此会限制表示客户指定信息的字符数。

28 引脚塑封紧缩小外形封装 (SS) —— 主体 5.30 mm [SSOP]


注: 最新封装图请至<http://www.microchip.com/packaging>查看Microchip封装规范。



MCP251863

28引脚塑封紧缩小外形封装（SS）——主体5.30 mm [SSOP]

注：最新封装图请至<http://www.microchip.com/packaging>查看Microchip封装规范。



Dimension Limits	Units	MILLIMETERS		
		MIN	NOM	MAX
Number of Pins	N	28		
Pitch	e	0.65 BSC		
Overall Height	A	-	-	2.00
Molded Package Thickness	A2	1.65	1.75	1.85
Standoff	A1	0.05	-	-
Overall Width	E	7.40	7.80	8.20
Molded Package Width	E1	5.00	5.30	5.60
Overall Length	D	9.90	10.20	10.50
Foot Length	L	0.55	0.75	0.95
Footprint	L1	1.25 REF		
Lead Thickness	c	0.09	-	0.25
Foot Angle	φ	0°	4°	8°
Lead Width	b	0.22	-	0.38

Notes:

1. Pin 1 visual index feature may vary, but must be located within the hatched area.
2. Dimensions D and E1 do not include mold flash or protrusions. Mold flash or protrusions shall not exceed 0.20mm per side.
3. Dimensioning and tolerancing per ASME Y14.5M


BSC: Basic Dimension. Theoretically exact value shown without tolerances.

REF: Reference Dimension, usually without tolerance, for information purposes only.

Microchip Technology Drawing C04-073 Rev C Sheet 2 of 2

28 引脚塑封紧缩小外形封装 (SS) —— 主体 5.30 mm [SSOP]

注：最新封装图请至<http://www.microchip.com/packaging>查看Microchip封装规范。



RECOMMENDED LAND PATTERN

Dimension Limits	Units	MILLIMETERS		
		MIN	NOM	MAX
Contact Pitch	E	0.65 BSC		
Contact Pad Spacing	C		7.00	
Contact Pad Width (X28)	X1			0.45
Contact Pad Length (X28)	Y1			1.85
Contact Pad to Center Pad (X26)	G1	0.20		

Notes:

- Dimensioning and tolerancing per ASME Y14.5M
BSC: Basic Dimension. Theoretically exact value shown without tolerances.
- For best soldering results, thermal vias, if used, should be filled or tented to avoid solder loss during reflow process

Microchip Technology Drawing C04-2073 Rev B

MCP251863

注:

附录 A: 版本历史

版本 A (2022年2月)

- 本文档的初始版本

MCP251863

附录 B: CAN FD 合规性

MCP251863 通过了 ISO 16845-1:2016 中指定的 CAN FD 合规性测试。

ISO 11898-1:2015 列出了非强制特性。表 B-1 阐明了已实现哪些可选特性。

表 B-1: ISO 可选特性

编号	可选特性	已实现
1	FD 帧格式	是
2	禁止帧格式	是。经典 CAN 帧格式。
3	有限 LLC 帧	否。实现了完整的 ID 和 DLC。
4	不发送包括填充字节的帧	N/A。请参见编号 3。
5	LLC 中止接口	是
6	ESI 和 BRS 位值	是
7	提供 MAC 数据一致性的方法	是
8	时间和时间触发	帧起始输出。
9	时间戳	是。32 位 TBC。
10	总线监视模式	是
11	处理程序	是
12	受限工作	是
13	标称位和数据位使用单独的预分频器	是
14	禁止自动重发	是
15	最大重发次数	是。1、3 或无限制。
16	检测到保留位为隐性时，禁止协议异常事件	是。可选。
17	PCS_Status	否
18	总线集成状态期间的边沿滤波	是。可选。
19	SSP 放置的时间分辨率	是。128 T _Q 。测量、手动或禁止。
20	FD_T/R 报文	TX 和 RX 中断。

产品标识体系

欲订货或获取价格、交货等信息，请与我公司生产厂或各销售办事处联系。

部件编号	X ⁽¹⁾	-X	/XX	XXX	示例:
器件	卷带式选项	温度范围	封装	认证	
器件:	MCP251863: 带集成收发器的CAN FD控制器				a) MCP251863T-E/SSVAO: 卷带式, 扩展级温度, 塑封SSOP (主体5.30 mm), 28引脚, 通过汽车标准认证
卷带式选项:	T = 卷带式				b) MCP251863T-H/SSVAO: 卷带式, 高温, 塑封SSOP (主体5.30 mm), 28引脚, 通过汽车标准认证
温度范围:	E = -40°C至+125°C (扩展级) H = -40°C至+150°C (高温)				c) MCP251863T-E/SS: 卷带式, 扩展级温度, 塑封SSOP (主体5.30 mm), 28引脚
封装:	SS = 塑封SSOP (主体5.30 mm), 28引脚				d) MCP251863T-H/SS: 卷带式, 高温, 塑封SSOP (主体5.30 mm), 28引脚
认证	VAO = 汽车标准认证 = 工业标准认证				注 1: 卷带式标识符仅出现在产品目录的部件编号描述中。该标识符用于订货目的, 不会印刷在器件封装上。关于包装是否提供卷带式选项的信息, 请咨询当地的Microchip销售办事处。

MCP251863

注:

请注意以下有关 Microchip 产品代码保护功能的要点:

- Microchip 的产品均达到 Microchip 数据手册中所述的技术规范。
- Microchip 确信: 在正常使用且符合工作规范的情况下, Microchip 系列产品非常安全。
- Microchip 注重并积极保护其知识产权。严禁任何试图破坏 Microchip 产品代码保护功能的行为, 这种行为可能会违反《数字千年版权法案》(Digital Millennium Copyright Act)。
- Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是“牢不可破”的。代码保护功能处于持续发展之中。Microchip 承诺将不断改进产品的代码保护功能。

提供本档的中文版本仅为了便于理解。请勿忽视文档中包含的英文部分, 因为其中提供了有关 Microchip 产品性能和使用情况的有用信息。Microchip Technology Inc. 及其分公司和相关公司、各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任。建议参考 Microchip Technology Inc. 的英文原版文档。

本出版物及其提供的信息仅适用于 Microchip 产品, 包括设计、测试以及将 Microchip 产品集成到您的应用中。以其他任何方式使用这些信息都将被视为违反条款。本出版物中的器件应用信息仅为您提供便利, 将来可能会发生更新。如需额外的支持, 请联系当地的 Microchip 销售办事处, 或访问 <https://www.microchip.com/en-us/support/design-help/client-supportservices>。

Microchip “按原样”提供这些信息。Microchip 对这些信息不作任何明示或暗示、书面或口头、法定或其他形式的声明或担保, 包括但不限于针对非侵权性、适销性和特定用途的适用性的暗示担保, 或针对其使用情况、质量或性能的担保。

在任何情况下, 对于因这些信息或使用这些信息而产生的任何间接的、特殊的、惩罚性的、偶然的或间接的损失、损害或任何类型的开销, **Microchip 概不承担任何责任, 即使 Microchip 已被告知可能发生损害或损害可以预见。在法律允许的最大范围内, 对于因这些信息或使用这些信息而产生的所有索赔, Microchip 在任何情况下所承担的全部责任均不超出您为获得这些信息向 Microchip 直接支付的金额 (如有)。**如果将 Microchip 器件用于生命维持和 / 或生命安全应用, 一切风险由买方自负。买方同意在由此引发任何一切损害、索赔、诉讼或费用时, 会维护和保障 Microchip 免于承担法律责任。除非另外声明, 在 Microchip 知识产权保护下, 不得暗中或以其他方式转让任何许可证。

有关 Microchip 质量管理体系的更多信息, 请访问 www.microchip.com/quality。

商标

Microchip 的名称和徽标组合、Microchip 徽标、Adaptec、AVR、AVR 徽标、AVR Freaks、BesTime、BitCloud、CryptoMemory、CryptoRF、dsPIC、flexPWR、HELDO、IGLOO、JukeBlox、KeeLoq、Kleer、LANCheck、LinkMD、maXStylus、maXTouch、MediaLB、megaAVR、Microsemi、Microsemi 徽标、MOST、MOST 徽标、MPLAB、OptoLyzer、PIC、picoPower、PICSTART、PIC32 徽标、PolarFire、Prochip Designer、QTouch、SAM-BA、SenGenuity、SpyNIC、SST、SST 徽标、SuperFlash、Symmetricom、SyncServer、Tachyon、TimeSource、tinyAVR、UNI/O、Vectron 及 XMEGA 均为 Microchip Technology Incorporated 在美国和其他国家或地区的注册商标。

AgileSwitch、APT、ClockWorks、The Embedded Control Solutions Company、EtherSynch、Flashtec、Hyper Speed Control、HyperLight Load、Liberio、motorBench、mTouch、Powermite 3、Precision Edge、ProASIC、ProASIC Plus、ProASIC Plus 徽标、Quiet-Wire、SmartFusion、SyncWorld、Temux、TimeCesium、TimeHub、TimePictra、TimeProvider、TrueTime 和 ZL 均为 Microchip Technology Incorporated 在美国的注册商标。

Adjacent Key Suppression、AKS、Analog-for-the-Digital Age、Any Capacitor、AnyIn、AnyOut、Augmented Switching、BlueSky、BodyCom、Clockstudio、CodeGuard、CryptoAuthentication、CryptoAutomotive、CryptoCompanion、CryptoController、dsPICDEM、dsPICDEM.net、Dynamic Average Matching、DAM、ECAN、Espresso T1S、EtherGREEN、GridTime、IdealBridge、In-Circuit Serial Programming、ICSP、INICnet、Intelligent Paralleling、IntelliMOS、Inter-Chip Connectivity、JitterBlocker、Knob-on-Display、KoD、maxCrypto、maxView、memBrain、Mindi、MiWi、MPASM、MPF、MPLAB Certified 徽标、MPLIB、MPLINK、MultiTRAK、NetDetach、Omniscient Code Generation、PICDEM、PICDEM.net、PICkit、PICtail、PowerSmart、PureSilicon、QMatrix、REAL ICE、Ripple Blocker、RTAX、RTG4、SAM-ICE、Serial Quad I/O、simpleMAP、SimpliPHY、SmartBuffer、SmartHLS、SMART-I.S.、storClad、SQL、SuperSwitcher、SuperSwitcher II、Switchtec、SynchroPHY、Total Endurance、Trusted Time、TSHARC、USBCheck、VariSense、VectorBlox、VeriPHY、ViewSpan、WiperLock、XpressConnect 和 ZENA 均为 Microchip Technology Incorporated 在美国和其他国家或地区的商标。

SQTP 为 Microchip Technology Incorporated 在美国的服务标记。Adaptec 徽标、Frequency on Demand、Silicon Storage Technology 和 Symmcom 均为 Microchip Technology Inc. 在除美国外的国家或地区的注册商标。

GestIC 为 Microchip Technology Inc. 的子公司 Microchip Technology Germany II GmbH & Co. KG 在除美国外的国家或地区的注册商标。

在此提及的所有其他商标均为各持有公司所有。

© 2022, Microchip Technology Incorporated 及其子公司版权所有。

ISBN: 978-1-6683-0712-0

全球销售及及服务网点

美洲

公司总部 **Corporate Office**
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 1-480-792-7200
Fax: 1-480-792-7277

技术支持:
<http://www.microchip.com/support>

网址: www.microchip.com

亚特兰大 Atlanta
Duluth, GA

Tel: 1-678-957-9614
Fax: 1-678-957-1455

奥斯汀 Austin, TX
Tel: 1-512-257-3370

波士顿 Boston
Westborough, MA
Tel: 1-774-760-0087
Fax: 1-774-760-0088

芝加哥 Chicago
Itasca, IL
Tel: 1-630-285-0071
Fax: 1-630-285-0075

达拉斯 Dallas
Addison, TX
Tel: 1-972-818-7423
Fax: 1-972-818-2924

底特律 Detroit
Novi, MI
Tel: 1-248-848-4000

休斯敦 Houston, TX
Tel: 1-281-894-5983

印第安纳波利斯 Indianapolis
Noblesville, IN
Tel: 1-317-773-8323
Fax: 1-317-773-5453
Tel: 1-317-536-2380

洛杉矶 Los Angeles
Mission Viejo, CA
Tel: 1-949-462-9523
Fax: 1-949-462-9608
Tel: 1-951-273-7800

罗利 Raleigh, NC
Tel: 1-919-844-7510

纽约 New York, NY
Tel: 1-631-435-6000

圣何塞 San Jose, CA
Tel: 1-408-735-9110
Tel: 1-408-436-4270

加拿大多伦多 Toronto
Tel: 1-905-695-1980
Fax: 1-905-695-2078

亚太地区

中国 - 北京
Tel: 86-10-8569-7000

中国 - 成都
Tel: 86-28-8665-5511

中国 - 重庆
Tel: 86-23-8980-9588

中国 - 东莞
Tel: 86-769-8702-9880

中国 - 广州
Tel: 86-20-8755-8029

中国 - 杭州
Tel: 86-571-8792-8115

中国 - 南京
Tel: 86-25-8473-2460

中国 - 青岛
Tel: 86-532-8502-7355

中国 - 上海
Tel: 86-21-3326-8000

中国 - 沈阳
Tel: 86-24-2334-2829

中国 - 深圳
Tel: 86-755-8864-2200

中国 - 苏州
Tel: 86-186-6233-1526

中国 - 武汉
Tel: 86-27-5980-5300

中国 - 西安
Tel: 86-29-8833-7252

中国 - 厦门
Tel: 86-592-238-8138

中国 - 香港特别行政区
Tel: 852-2943-5100

中国 - 珠海
Tel: 86-756-321-0040

台湾地区 - 高雄
Tel: 886-7-213-7830

台湾地区 - 台北
Tel: 886-2-2508-8600

台湾地区 - 新竹
Tel: 886-3-577-8366

亚太地区

澳大利亚 Australia - Sydney
Tel: 61-2-9868-6733

印度 India - Bangalore
Tel: 91-80-3090-4444

印度 India - New Delhi
Tel: 91-11-4160-8631

印度 India - Pune
Tel: 91-20-4121-0141

日本 Japan - Osaka
Tel: 81-6-6152-7160

日本 Japan - Tokyo
Tel: 81-3-6880-3770

韩国 Korea - Daegu
Tel: 82-53-744-4301

韩国 Korea - Seoul
Tel: 82-2-554-7200

马来西亚 Malaysia - Kuala Lumpur
Tel: 60-3-7651-7906

马来西亚 Malaysia - Penang
Tel: 60-4-227-8870

菲律宾 Philippines - Manila
Tel: 63-2-634-9065

新加坡 Singapore
Tel: 65-6334-8870

泰国 Thailand - Bangkok
Tel: 66-2-694-1351

越南 Vietnam - Ho Chi Minh
Tel: 84-28-5448-2100

欧洲

奥地利 Austria - Wels
Tel: 43-7242-2244-39
Fax: 43-7242-2244-393

丹麦 Denmark - Copenhagen
Tel: 45-4485-5910
Fax: 45-4485-2829

芬兰 Finland - Espoo
Tel: 358-9-4520-820

法国 France - Paris
Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79

德国 Germany - Garching
Tel: 49-8931-9700

德国 Germany - Haan
Tel: 49-2129-3766400

德国 Germany - Heilbronn
Tel: 49-7131-72400

德国 Germany - Karlsruhe
Tel: 49-721-625370

德国 Germany - Munich
Tel: 49-89-627-144-0
Fax: 49-89-627-144-44

德国 Germany - Rosenheim
Tel: 49-8031-354-560

以色列 Israel - Ra'anana
Tel: 972-9-744-7705

意大利 Italy - Milan
Tel: 39-0331-742611
Fax: 39-0331-466781

意大利 Italy - Padova
Tel: 39-049-7625286

荷兰 Netherlands - Drunen
Tel: 31-416-690399
Fax: 31-416-690340

挪威 Norway - Trondheim
Tel: 47-7288-4388

波兰 Poland - Warsaw
Tel: 48-22-3325737

罗马尼亚 Romania - Bucharest
Tel: 40-21-407-87-50

西班牙 Spain - Madrid
Tel: 34-91-708-08-90
Fax: 34-91-708-08-91

瑞典 Sweden - Gothenberg
Tel: 46-31-704-60-40

瑞典 Sweden - Stockholm
Tel: 46-8-5090-4654

英国 UK - Wokingham
Tel: 44-118-921-5800
Fax: 44-118-921-5820